第八讲 存储器接口设计

1、第八讲 存储器接口设计 4教学内容教学内容 v存储器的类型和各自特点；存储器的类型和各自特点； v存储器接口设计；存储器接口设计； 4教学目的教学目的 v了解存储器的分类和各自特点；了解存储器的分类和各自特点； v掌握存储器的接口设计方法掌握存储器的接口设计方法 静态静态RAM的数据线、地址线如何与的数据线、地址线如何与CPU系统连接；系统连接； 静态静态RAM的控制线的控制线(OE/CS/CE/WE等等)如何与如何与CPU系统连接；系统连接； v进一步理解一些常用进一步理解一些常用IC的功能（的功能（244/245、273/373、 138、各种与门、或门、非门、与非门、或非门）；、各种与门

2、、或门、非门、与非门、或非门）； v培养看懂电路框图、原理图的能力；培养看懂电路框图、原理图的能力； v能够配合硬件电路编写相应的软件代码。能够配合硬件电路编写相应的软件代码。 8.1 存储器基本概念 v 作用：作用：存放程序代码和各种数据；存放程序代码和各种数据；CPU通过通过Cache读取内存中读取内存中 的程序、数据，进行处理、运算、控制；的程序、数据，进行处理、运算、控制； v 分类：分类： Cache/内存内存/外存（读写速度从高到低，容量从小到大）；外存（读写速度从高到低，容量从小到大）； 存储介质：半导体存储介质：半导体/磁磁/光；光； RAM(Random Access Mem

3、ory)和和ROM(Read Only Memory) RAM：可读可写，断电后信息丢失；存放程序运行中的：可读可写，断电后信息丢失；存放程序运行中的临时数临时数 据。据。PC系统中的内存、系统中的内存、COMS属于属于RAM； ROM：可读，不能按照普通方法写；断电后信息不丢失；存放：可读，不能按照普通方法写；断电后信息不丢失；存放 程序代码程序代码、掉电后需要保存的数据等。、掉电后需要保存的数据等。BIOS芯片。芯片。 RAM可进一步分为可进一步分为静态（静态（SRAM）和和动态（动态（DRAM）；）； ROM有有ROM/PROM/EPROM/EEPROM； 目前还有能按常规方法目前还有能

4、按常规方法(无需紫外线擦、高压写无需紫外线擦、高压写)可读、可写可读、可写 的的Flash； 8.1 存储器基本概念 v 分类：分类： RAM可进一步分为静态可进一步分为静态RAM和动态和动态RAM； qSRAMStatic RAM 静态静态RAM依靠依靠双稳态触发器双稳态触发器存储信息，即一个双稳态电路单元存储信息，即一个双稳态电路单元 存放一位二进制信息，一种稳态为存放一位二进制信息，一种稳态为0，另一种稳态为，另一种稳态为1。只要电。只要电 源正常就能长期保存信息，源正常就能长期保存信息，不需动态刷新不需动态刷新，所以称为静态存储，所以称为静态存储 器。本课中所用的器。本课中所用的611

5、6/6264等即属于静态等即属于静态RAM。静态。静态RAM的的 速度快，功耗较大，集成度较低，常用于小容量的存储器中。速度快，功耗较大，集成度较低，常用于小容量的存储器中。 qDRAMDynamic RAM 动态动态RAM依靠电容暂存电荷来存储信息依靠电容暂存电荷来存储信息，电容充电至高电平为，电容充电至高电平为 1，放电至低电平为，放电至低电平为0。由于暂存电荷会逐渐泄漏，。由于暂存电荷会逐渐泄漏，需要定期补需要定期补 充电荷来维持为充电荷来维持为1的存储内容，这种方法称为的存储内容，这种方法称为动态刷新动态刷新。动态。动态 RAM 即使在不断电的时候，也必须定时刷新，但这种即使在不断电的

6、时候，也必须定时刷新，但这种刷新是刷新是 自动进行的自动进行的并不需要使用人员干预。动态并不需要使用人员干预。动态RAM功耗较小，集成功耗较小，集成 度较高，但速度稍慢一些。常用来构成容量较大的存储器。度较高，但速度稍慢一些。常用来构成容量较大的存储器。 qDRAM还可分为DRAM/EDO-RAM/SDRAM/DDR- SDRAM 8.1 存储器基本概念 v 分类：分类： DRAM还可分为还可分为DRAM/EDO-RAM /SDRAM/DDR-SDRAM ； qDRAMDynamic RAM DRAM没有系统时钟，存取速度慢，其接口多为没有系统时钟，存取速度慢，其接口多为72线的线的SIMM

7、类型。类型。已淘汰已淘汰； qEDO-RAMExtended Data Out RAM EDO RAM同同DRAM相似，它取消了扩展数据输出内存与传输相似，它取消了扩展数据输出内存与传输 内存两个存储周期之间的时间间隔，故而速度比普通内存两个存储周期之间的时间间隔，故而速度比普通DRAM快快 15-30%。早期的早期的Pentium/K6中使用，已淘汰。中使用，已淘汰。 qSDRAMSynchronized Dynamic RAM 利用一个单一的系统时钟同步所有的地址数据和控制信号。使利用一个单一的系统时钟同步所有的地址数据和控制信号。使 用用SDRAM不但能提高系统表现，还能简化设计、提供高

8、速的不但能提高系统表现，还能简化设计、提供高速的 数据传输。数据传输。访问速度最大可达到访问速度最大可达到133MHz。 810/815(E/P)/KT133(A)等芯片组搭配的内存都为等芯片组搭配的内存都为SDRAM。 8.1 存储器基本概念 v 分类：分类： DRAM还可分为还可分为DRAM/EDO-RAM /SDRAM/DDR-SDRAM ； qDDR-SDRAMDouble Data Rate SDRAM 现代现代PC中的中的CPU处理速度越来越快，对内存的要求也更高。若内存的处理速度越来越快，对内存的要求也更高。若内存的 访问速度不能提高，访问速度不能提高，CPU速度再快，整个系统的

9、性能也会受到影响。速度再快，整个系统的性能也会受到影响。 DDR，是，是“双倍速率双倍速率 SDRAM”的意思，它的意思，它在时在时 钟的上、下沿都能进行数钟的上、下沿都能进行数 据传输，其性能为据传输，其性能为SDRAM 的两倍，的两倍，制造成本只比制造成本只比 SDRAM略高一些（约为略高一些（约为 10%左右）。左右）。 目前主流目前主流PC的内存都是的内存都是 DDR型的。型的。 8.1 存储器基本概念 v 分类： ROM有ROM/PROM/EPROM/EEPROM； Flash； qROM中的信息只能被读出，而不能被操作者修改或删除，故 一般用于存放固定的程序，如监控程序、汇编程序等

10、，以及 存放各种表格，通常为OTP(One Time Programmable)型，即 只能一次性编程，不能重复使用； 若要重复使用，需用PROM：EPROM/EEPROM 在系统： 可以在用户程序 运行过程中，由 用户程序进行擦 除、写入操作。 8.1 存储器基本概念 v 分类： ROM有ROM/PROM/EPROM/EEPROM； Flash； qEPROM（Erasable Programmable ROM）可擦除可编程ROM 擦除内部信息需要用紫外灯照射；写时需要专门编程器； qEEPROM（Electrically Erasable Programmable ROM）电可擦 除可编程

11、ROM ）：擦除、写入都需要专门编程器； IC芯片编号： 27Cxxx (16/32.) 28Cxxx (64/128) 29Cxxx (1024b) 8.1 存储器基本概念 v 分类： ROM有ROM/PROM/EPROM/EEPROM； Flash； qFlash：又称闪存，由于擦除、写入无需额外的高电压；支持 在线、在系统编程；可重复擦、写万次以上；数据至少可以 保持10年；擦写速度较快(几个ms内)等特性，在在数码相机、 USB接口闪盘等电子产品中大显身手，其透人的优异性能得 到了广大用户的青睐。 IC芯片编号： 27Cxxx (16/32.) 28Cxxx (64/128) 29Cx

12、xx (1024b) 8.1 存储器基本概念 v 有关性能参数： 内存条的工作频率、总线宽度、带宽 一根内存条上面通常有8/16块DRAM芯片，每块DRAM 的容量视内存条的容量而定； 当前SDRAM/DDR内存条的工作频率为 100MHz/133MHz/150MHz等，由主板上的时钟电路提供； 当前内存条的总线宽度为64位； 带宽=工作频率内存总线宽度； 带宽越大，说明和CPU交换数据时，其数据吞吐能力越 强，系统性能越高。例如： PC-100 SDRAM内存带宽100MHz*64bit=800MB/s DDR-200内存带宽100MHz*2*64bit=1600MB/s DDR-266内存

13、带宽133MHz*2*64bit=2100MB/s 8.1 存储器基本概念 v 有关性能参数： 容量：1B=8b；1KB=1024B；1MB=1024KB；1GB=1024KB； (部分厂家也按1K=1000，1M=1000K，1G=1000M换算) 如何通过芯片编号看其容量？ 除通过查阅芯片的Datasheet获知芯片容量外，还可通过其编 号得出其容量： 公司缩写 存储器类别：61/62SRAM；27EPROM； 28EEPROM；29FLASH 制造工艺：CCmos 以Kb为单位的容量数字：1616Kb=2KB； 6464Kb=8KB C CY Y6 62 26 64 4A AT T2 2

14、8 8C C2 25 56 6M M2 27 71 16 6A AT T2 29 9C C1 10 02 24 4 8.1 存储器基本概念 v 有关性能参数： 都以字节编址：内部每一个字节存储单元都有一个地址 存储单元地址； 如：2KB的存储器就有2K(21024)个存储地址，需要用11根 地址线(A10-A0)来寻址各个存储单元； 思考： 8KB/32KB/128KB的存储器分别需要多少根地址线来寻 址各个存储单元？ 8KB：需要13根地址线(A12-A0)寻址各个存储单元； 32KB：需要15根地址线(A14-A0)寻址各个存储单元； 128KB：需要17根地址线(A16-A0)寻址各个存

15、储单元； 8.2 存储器接口设计 v SRAM6116接口设计 8.2 存储器接口设计 v SRAM6116接口设计 6116的管脚功能表CS/OE/WE如何控制6116的工作 vCS芯片片选控制信号管脚：只有该管脚电平为0，芯片才工作； vOE输出使能：只有该管脚电平为0，有效数据才能从D7-D0输出； vWE写使能：只有该管脚电平为0，有效数据才能从D7-D0写入； CS/OE组合控制芯片的读取操作； CS/WE组合控制芯片的写入操作； 具体如何控制？ 时序 8.2 存储器接口设计 v SRAM6116接口设计 6116的读时序 (图中时间均为ns级) 要求读操作期 间CS一直保 持低电平

16、(其 时间长短由程 序控制)； 有效数据在 OE变为低后 最多TOE时间 后出现在D7-0， 直到OE或CS 变为高为止； OE/CS变为高 后最多 TOHZ/TCHZ后 D7-0数据变无 效(高阻态)。 8.2 存储器接口设计 v SRAM6116接口设计 6116的写时序（WE控制） (图中时间均为ns级) 要求写操作期 间CS一直保 持低电平(其 时间长短由程 序控制)； CS变为低后， CPU将有效地 址/数据送至 A10-0/D7-0； 此后，若WE 管脚出现一宽 度至少为TWP 的负脉冲，便 可以将D7-0有 效数据写入相 应存储单元。 6116写操作也可由CS控制 8.2 存储器

17、接口设计 v SRAM6116接口设计 6116的写时序（CS控制） (图中时间均为ns级) 写操作期间 WE先于CS变 为低电平； WE保持低期 间，CPU将有 效地址/数据 送至A10- 0/D7-0； 此后，若CS 管脚出现一宽 度至少为TCW 的负脉冲，便 可以将D7-0有 效数据写入相 应存储单元； 启示：可以根据芯片的控制时序，灵活地进行硬件电路设计； 理解芯片管脚功能、工作时序是正确设计的关键。 8.2 存储器接口设计 v SRAM6116接口设计 存储器芯片存储器芯片通常都有独立通常都有独立的地址线的地址线(Axx-A0：根数和容量有：根数和容量有 关关)、数据线、数据线(D7

18、-D0)、控制线、控制线(CS/OE/WE/RE等等)；此类存此类存 储器储器芯片与芯片与CPU系统的接口设计相对简单：系统的接口设计相对简单： q它的它的8位数据线和位数据线和CPU系统的系统的8位数据线直接相连；位数据线直接相连； q它的它的所有地址线所有地址线和和CPU系统的系统的低位地址线低位地址线直接相连；直接相连； q输出使能信号输出使能信号OE受受CPU系统系统MEM读信号读信号MEMR控制；控制； q写使能信号写使能信号WE受受CPU系统系统MEM写信号写信号MEMW控制；控制； 结合结合CPU系统系统MEM的读、写时序以及存储器芯片的工的读、写时序以及存储器芯片的工 作时序，

19、不难理解上述连接方法的原理。作时序，不难理解上述连接方法的原理。 此类存储器芯片接口设计的此类存储器芯片接口设计的关键关键在于：在于：其其CS该如何被该如何被 控制？控制？ q用用CPU系统中的高位地址线控制系统中的高位地址线控制CS 8.2 存储器接口设计 v SRAM6116接口设计 此类存储器芯片接口设计的关键在于：用CPU系统中的高位地 址线控制CS？ q线选法 6 61 11 16 6 1 19 9 2 22 2 2 23 3 1 1 2 2 3 3 4 4 5 5 2 21 12 20 0 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3

20、 3 A A1 10 0 I IO O7 7 1 17 7 M ME EM MW W M ME EM MR R A A1 10 0 A A9 9 A A8 8 D D0 0 D D1 1 D D2 2 D D3 3 D D4 4 D D5 5 D D6 6 D D7 7 I IO O6 6 I IO O5 5 I IO O4 4 I IO O3 3 I IO O2 2 I IO O1 1 I IO O0 0 1 16 61 15 51 14 41 13 31 11 11 10 09 9 A A2 2 A A1 1 A A0 0 6 6 7 7 8 8 O OE EW WE EC CS S 1

21、18 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 A A1 11 1 用未使用的高位地址中的某 一位直接控制CS。 连线简单； 同一存储单元具有多个地 址：如右图中6116的2KB 空间000H7FFH中的 000H存储单元的存储地 址可以是： A19-16 15-12 11-8 7-0 x x 7/4/2/0 00 PC系统中较少使用， MCU系统中多用(且用I/O 口线选)。 8.2 存储器接口设计 v SRAM6116接口设计 此类存储器芯片接口设计的关键在于：用CPU系统中的高位地 址线控制CS？ q全译码法 用未

22、使用的高位地址中的所 有位间接控制CS，即当所有 高位满足一定条件时才选中 CS。 右图中6116的2KB空间在 系统中的实际地址为： 00000H007FFH，即当 A19-11=0000 0000 0时， CS为低； 地址无重叠； 6 61 11 16 6 1 19 9 2 22 2 2 23 3 1 1 2 2 3 3 4 4 5 5 2 21 12 20 0 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A1 10 0 I IO O7 7 1 17 7 M ME EM MW W M ME EM MR R A A1 10 0 A A

23、9 9 A A8 8 D D0 0 D D1 1 D D2 2 D D3 3 D D4 4 D D5 5 D D6 6 D D7 7 I IO O6 6 I IO O5 5 I IO O4 4 I IO O3 3 I IO O2 2 I IO O1 1 I IO O0 0 1 16 6 1 15 5 1 14 4 1 13 3 1 11 1 1 10 0 9 9 A A2 2 A A1 1 A A0 0 6 6 7 7 8 8 O OE E W WE E C CS S 1 18 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0

24、A A1 13 3 A A1 19 9 A A1 18 8 A A1 17 7 A A1 16 6 A A1 15 5 A A1 14 4 A A1 12 2 A A1 11 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 思考：若6116的地址范围为FF000 FF7FFH，高9为地址线该如何全译码？ 若为80800H80FFFH又该如何？ 6 61 11 16 6 1 19 9 2 22 2 2 23 3 1 1 2 2 3 3 4 4 5 5 2 21 12 20 0 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4

25、A A3 3 A A1 10 0 I IO O7 7 1 17 7 M ME EM MW W M ME EM MR R A A1 10 0 A A9 9 A A8 8 D D0 0 D D1 1 D D2 2 D D3 3 D D4 4 D D5 5 D D6 6 D D7 7 I IO O6 6 I IO O5 5 I IO O4 4 I IO O3 3 I IO O2 2 I IO O1 1 I IO O0 0 1 16 6 1 15 5 1 14 4 1 13 3 1 11 1 1 10 0 9 9 A A2 2 A A1 1 A A0 0 6 6 7 7 8 8 O OE E W WE

26、 E C CS S 1 18 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 A A1 13 3 A A1 19 9 A A1 18 8 A A1 17 7 A A1 16 6 A A1 15 5 A A1 14 4 A A1 12 2 A A1 11 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 FF000HFF7FFH，即当A19-11=1111 1111 0时，CS为低 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 8.2 存储器接口设计 v SRAM611

27、6接口设计 此类存储器芯片接口设计的关键在于：用CPU系统中的高位地 址线控制CS？ 思考：若6116的地址范围为FF000 FF7FFH，高9为地址线该如何全译码？ 若为80800H80FFFH又该如何？ 6 61 11 16 6 1 19 9 2 22 2 2 23 3 1 1 2 2 3 3 4 4 5 5 2 21 12 20 0 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A1 10 0 I IO O7 7 1 17 7 M ME EM MW W M ME EM MR R A A1 10 0 A A9 9 A A8 8 D D

28、0 0 D D1 1 D D2 2 D D3 3 D D4 4 D D5 5 D D6 6 D D7 7 I IO O6 6 I IO O5 5 I IO O4 4 I IO O3 3 I IO O2 2 I IO O1 1 I IO O0 0 1 16 6 1 15 5 1 14 4 1 13 3 1 11 1 1 10 0 9 9 A A2 2 A A1 1 A A0 0 6 6 7 7 8 8 O OE E W WE E C CS S 1 18 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 A A1 13 3 A A1

29、 19 9 A A1 18 8 A A1 17 7 A A1 16 6 A A1 15 5 A A1 14 4 A A1 12 2 A A1 11 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 80800H80FFFFH，即当A19-11-8=1000 0000 1xxx时，CS为低 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 8.2 存储器接口设计 v SRAM6116接口设计 此类存储器芯片接口设计的此类存储器芯片接口设计的关键关键在于：在于：用用CPU系统中的高位地系统中的高位地 址线控制址线控制CS？ q线选法线选法 q

30、全译码法全译码法 实际应用中，更多地采用实际应用中，更多地采用全译码方式全译码方式，因为全译码方式不会产，因为全译码方式不会产 生地址重叠区；但在具体应用时，又有一些技巧：生地址重叠区；但在具体应用时，又有一些技巧： q用剩余高位中的用剩余高位中的高位高位产生产生组选信号；组选信号； q剩余高位中的剩余高位中的低位低位再和再和组选信号组选信号组合进一步控制组合进一步控制MEM芯片芯片 CS； 这样便于系统中这样便于系统中MEM的扩展的扩展(MEM的类型、容量有别的类型、容量有别)； 产生组选信号以及进一步产生产生组选信号以及进一步产生CS信号时，既可以使用信号时，既可以使用基本基本 的门电路，

31、的门电路，也可以使用也可以使用138译码器，译码器，还可以使用还可以使用其它芯片，其它芯片，应该应该 根据实际根据实际灵活选择、设计。灵活选择、设计。 8.2 存储器接口设计 v EPROM27xxx管脚功能、操作时序 EPROM需要用专门设备需要用专门设备编程器才能进行擦除、写入操作编程器才能进行擦除、写入操作 （需要在（需要在VPP管脚上施加高电压），因此此类存储器芯片比管脚上施加高电压），因此此类存储器芯片比 RAM少了少了WE，多了，多了VPP、PGM管脚，在系统中多作为管脚，在系统中多作为只读只读 设备来使用。设备来使用。 8.2 存储器接口设计 v 27xxx管脚功能、操作时序 2

32、7xxx的读时序 (与6116的读时序类似) 所有IC器件的操作时序中对各阶段的 时间长短(如TCE、TOE等)都有基本的 要求，具体可参看器件的Datasheet文 档。操作、控制它们时不能违背这些 基本要求。 8.2 存储器接口设计 v 27xxx管脚功能、操作时序 27xxx的擦、写时序(复杂，设计其编程器时有用) 所有IC器 件的操作 时序中对 各阶段的 时间长短 (如TCE、 TOE等)都 有基本的 要求，不 能违背， 具体可参 看器件的 Datasheet 文档。 8.2 存储器接口设计 综合例：综合例：8088系统中，使用一片系统中，使用一片6264和一片和一片2764组成存储器

33、，组成存储器， 要求要求6264的地址空间为的地址空间为00000H01FFFH，2764的地址空间为的地址空间为 02000H03FFFH，该如何设计硬件电路？，该如何设计硬件电路？ 解：解： q6264容量为容量为8KB，用，用13根地址线根地址线A120寻址；寻址； q2764容量为容量为8KB，用，用13根地址线根地址线A120寻址；寻址； q系统总的存储器容量为系统总的存储器容量为16KB，需要，需要14根地址根地址 线线A13A0 ，存储空间范围为，存储空间范围为00000H 03FFFH，8088系统系统高六位地址高六位地址A19 A14始终始终 为为0000 00B； q仅当仅

34、当A19A14A13 = 0000 000 B时，选中时，选中6264； q仅当仅当A19A14A13 = 0000 001 B时，选中时，选中2764； 8.2 存储器接口设计 综合例：8088系统中，使用一片6264和一片2764组成存储器， 要求6264的地址空间为00000H01FFFH，2764的地址空间为 02000H03FFFH，该如何设计硬件电路？ 解： M ME EM MW W M ME EM MR R D D0 0 D D1 1 D D2 2 D D3 3 D D4 4 D D5 5 D D6 6 D D7 7 A A1 13 3 6 62 26 64 4 2 27 7 2

35、 22 2 I IO O7 7 1 19 9 I IO O6 6 I IO O5 5 I IO O4 4 I IO O3 3 I IO O2 2 I IO O1 1 I IO O0 0 1 18 8 1 17 7 1 16 6 1 15 5 1 13 3 1 12 2 1 11 1 O OE EW WE EC CE E1 1 2 20 0 2 27 76 64 4 2 21 1 2 24 4 2 25 5 3 3 4 4 5 5 6 6 7 7 2 22 2 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A1 10 0 O O7 7 1

36、19 9 O O6 6 O O5 5 O O4 4 O O3 3 O O2 2 O O1 1 O O0 0 1 18 8 1 17 7 1 16 6 1 15 5 1 13 3 1 12 2 1 11 1 A A2 2 A A1 1 A A0 0 8 8 9 9 1 10 0 O OE EC CE E 2 20 0 A A1 11 1 A A1 12 2 2 2 2 23 3 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 A A1 10 0 A A1 12 2 A A1 11 1 0 0 8 8 7

37、7 6 6 5 5 4 4 3 3 2 2 2 25 5 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A1 10 0 A A2 2 A A1 1 A A0 0 2 24 4 2 23 3 2 21 1 A A1 11 1 A A1 12 2 1 10 0 9 9 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 A A1 12 2 A A1 11 1 A A1 19 9 A A1 18 8 A A1 17 7 A A1 16 6 A A1 15 5

38、 A A1 14 4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 C CE E2 2 2 26 6 V VC CC C 1 1 A A1 10 0 q仅当A19 A14A13 = 0000 000 B时， 选中6264； q仅当A19 A14A13 = 0000 001 B时， 选中2764;也可用138译 码器实现 M ME EM MW W M ME EM MR R A A1 13 3 2 27 7 2 22 2 2 20 02 22 22 20 0 A A1 15 5 A A1 14 4 V VC CC C 6 62 26 64 4 I IO O7 7 1 19 9 I IO

39、O6 6 I IO O5 5 I IO O4 4 I IO O3 3 I IO O2 2 I IO O1 1 I IO O0 0 1 18 8 1 17 7 1 16 6 1 15 5 1 13 3 1 12 2 1 11 1 O OE EW WE EC CE E1 1 8 8 7 7 6 6 5 5 4 4 3 3 2 2 2 25 5 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A1 10 0 A A2 2 A A1 1 A A0 0 2 24 4 2 23 3 2 21 1 A A1 11 1 A A1 12 2 1 10 0 9

40、 9 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 A A1 12 2 A A1 11 1 C CE E2 2 2 26 6 A A1 10 0 2 27 76 64 4 2 21 1 2 24 4 2 25 5 3 3 4 4 5 5 6 6 7 7 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A1 10 0 O O7 7 1 19 9 O O6 6 O O5 5 O O4 4 O O3 3 O O2 2 O O1 1 O O0 0 1 18

41、 8 1 17 7 1 16 6 1 15 5 1 13 3 1 12 2 1 11 1A A2 2 A A1 1 A A0 0 8 8 9 9 1 10 0 O OE EC CE E A A1 11 1 A A1 12 2 2 2 2 23 3 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 A A1 10 0 A A1 12 2 A A1 11 1 D D0 0 D D1 1 D D2 2 D D3 3 D D4 4 D D5 5 D D6 6 D D7 7 A A1 19 9 A A1 18 8

42、A A1 17 7 A A1 16 6 0 0 0 0 0 0 0 0 0 0 0 0 G G2 2B B G G2 2A A C C B B A A G G1 1 Y Y7 76 6 5 5 4 4 3 3 2 2 1 1 Y Y6 6 Y Y5 5 Y Y4 4 Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0 1 15 5 1 14 4 1 13 3 1 12 2 1 11 1 1 10 0 9 9 8 8 7 74 4L LS S1 13 38 8 V VC CC C 8.2 存储器接口设计 综合例：综合例：8088系统中，要求系统中，要求6264的地址空间为的地址空间为0000

43、0H 01FFFH，2764的地址空间为的地址空间为02000H03FFFH，该如何设计，该如何设计 硬件电路？硬件电路？ 解： A19-16 A15- 13=0000 000时， Y0=0，选中6264， 故其地址为 00000H-01FFFH， 2764同理 M ME EM MW W M ME EM MR R A A1 13 3 2 27 7 2 22 2 2 20 02 22 22 20 0 A A1 15 5 A A1 14 4 V VC CC C 6 62 26 64 4 I IO O7 7 1 19 9 I IO O6 6 I IO O5 5 I IO O4 4 I IO O3 3

44、 I IO O2 2 I IO O1 1 I IO O0 0 1 18 8 1 17 7 1 16 6 1 15 5 1 13 3 1 12 2 1 11 1 O OE EW WE EC CE E1 1 8 8 7 7 6 6 5 5 4 4 3 3 2 2 2 25 5 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A1 10 0 A A2 2 A A1 1 A A0 0 2 24 4 2 23 3 2 21 1 A A1 11 1 A A1 12 2 1 10 0 9 9 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A2 2 A A1 1 A A0 0 A A1 12 2 A A1 11 1 C CE E2 2 2 26 6 A A1 10 0 2 27 76 64 4 2 21 1 2 24 4 2 25 5 3 3 4 4 5 5 6 6 7 7 A A9 9 A A8 8 A A7 7 A A6 6 A A5 5 A A4 4 A A3 3 A A1 10 0 O O7 7 1 19 9 O O6 6 O O5 5 O O4 4 O O3 3 O O2 2 O O1 1 O O0 0 1 18 8 1 17 7 1 16 6 1 15 5 1 13 3