第4章 INTEL80X86系列微处理器

1、第1页 第第4章章 Intel80X86 系列微处理器系列微处理器 l4.1 8086/8088 4.1 8086/8088 微处理器概述微处理器概述 l4.2 8086/8088 4.2 8086/8088 内部寄存器结构内部寄存器结构 l4.3 8086/8088 4.3 8086/8088 的存储器组织和的存储器组织和I/OI/O组织组织 l4.4 8086/8088 4.4 8086/8088 的内部结构的内部结构 l4.5 8086/8088 4.5 8086/8088 外特性外特性引脚信号及其功能引脚信号及其功能 l4.6 8086/8088 4.6 8086/8088 最小工作模

2、式及其系统结构最小工作模式及其系统结构 l4.7 8086/8088 4.7 8086/8088 最大工作模式及其系统结构最大工作模式及其系统结构 l4.8 8086/8088 4.8 8086/8088 总线时序总线时序 l4.9 INTEL 80286 4.9 INTEL 80286 到到 Pentium CPUPentium CPU 第2页 4.1 8086/8088 微处理器概述微处理器概述 l1978年年Intel公司推出了首枚公司推出了首枚16位微处理器位微处理器8086， 以后英特尔生产的以后英特尔生产的80X86系列微处理器，均与其系列微处理器，均与其 兼容。兼容。 l1979

3、年年Intel公司推出了成本较低的公司推出了成本较低的Intel8088微处微处 理器。理器。 l1981年年IBM公司选择公司选择8088微处理器作为核心来设微处理器作为核心来设 计计IBM PC微计算机系统，推向市场后获得了巨大微计算机系统，推向市场后获得了巨大 的成功，为后来的的成功，为后来的80 x86系列微处理器成为主流系列微处理器成为主流 微计算机的处理核心打下了基础。微计算机的处理核心打下了基础。 第3页 4.1 8086/8088 微处理器概述微处理器概述 第4页 4.2 8086/8088 内部寄存器结构内部寄存器结构 l了解了解CPU内部寄存器结构并掌握其使用方法是进内部寄

4、存器结构并掌握其使用方法是进 行汇编语言程序设计的关键和基础。行汇编语言程序设计的关键和基础。 l8086/8088 内部有内部有14个个16位的寄存器，可供程序位的寄存器，可供程序 直接使用。直接使用。 l按功能分为三组：通用寄存器组（按功能分为三组：通用寄存器组（8个）、段寄个）、段寄 存器组（存器组（4个）和控制寄存器组（个）和控制寄存器组（2个）。个）。 第5页 第6页 4.2 8086/8088 内部寄存器结构内部寄存器结构 l4.2.1 通用寄存器组通用寄存器组 l4.2.2 段寄存器组段寄存器组 l4.2.3 控制寄存器组控制寄存器组 第7页 4.2.1通用寄存器组通用寄存器组

5、一一数据寄存器数据寄存器 二二地址指针和变址寄存器地址指针和变址寄存器 8086/8088 CPU 8086/8088 CPU有有8 8个通用寄存器。这个通用寄存器。这8 8个寄存个寄存 器可以分为两类：数据寄存器和地址指针与变址器可以分为两类：数据寄存器和地址指针与变址 寄存器。寄存器。 第8页 一、数据寄存器一、数据寄存器 l数据寄存器包括数据寄存器包括4个个16位寄存器位寄存器AX、BX、CX和和 DX，通常用于存放参与运算的操作数和运算结果。，通常用于存放参与运算的操作数和运算结果。 l每一个数据寄存器又可将高、低每一个数据寄存器又可将高、低8位分别作为两位分别作为两 个独立的个独立的

6、8位寄存器使用。它们的高位寄存器使用。它们的高8位分别记作位分别记作 AH、BH、CH、DH，低，低8位分别记作位分别记作AL、BL、 CL、DL。 第9页 二、地址指针和变址寄存器二、地址指针和变址寄存器 1.SP堆栈指针：堆栈指针：存放堆栈栈顶的偏移地址。堆栈操作指令存放堆栈栈顶的偏移地址。堆栈操作指令 PUSH和和POP根据该寄存器得到操作数的偏移地址。根据该寄存器得到操作数的偏移地址。 2.BP基址寄存器：基址寄存器：存放堆栈中数据的偏移地址。存放堆栈中数据的偏移地址。 3.SI源变址寄存器：源变址寄存器：用来存放源数据区的偏移地址。用来存放源数据区的偏移地址。 4.DI目标变址寄存器

7、：目标变址寄存器：用来存放目的数据区的偏移地址。用来存放目的数据区的偏移地址。 地址指针和变址寄存器包括地址指针和变址寄存器包括4 4个个1616位寄存器位寄存器SPSP、BPBP、SISI 和和DIDI。它们主要是用来存放或指示操作数的偏移地址。其中。它们主要是用来存放或指示操作数的偏移地址。其中 SPSP、BPBP为地址指针寄存器，为地址指针寄存器，SISI、DIDI为变址寄存器。为变址寄存器。 所谓变址寄存器，是指它存放的地址在串操作指令中可所谓变址寄存器，是指它存放的地址在串操作指令中可 以按照要求自动增加以按照要求自动增加/ /减少。减少。 第10页 4.2.2 段寄存器组段寄存器组

8、 l8086/8088 CPU的存储器采用分段管理，为此，的存储器采用分段管理，为此， 8086/8088 内部设置了内部设置了4个个16位的段寄存器，位的段寄存器，CS 代码段寄存器、代码段寄存器、DS数据段寄存器、数据段寄存器、SS堆栈段寄堆栈段寄 存器和存器和ES附加段寄存器，分别用于存放代码段、附加段寄存器，分别用于存放代码段、 数据段、堆栈段和附加段的段基地址。数据段、堆栈段和附加段的段基地址。 l关于这关于这4个寄存器的使用详见个寄存器的使用详见“ 4.3 8086/8088 的的 存储器组织和存储器组织和I/O组织组织”。 第11页 4.2.3 控制寄存器组控制寄存器组 一一IP

9、指令指针指令指针 二二FLAGS标志寄存器标志寄存器 8086/8088 CPU 8086/8088 CPU包含包含2 2个个1616位的控制寄存器：位的控制寄存器： 指令指针指令指针IPIP和标志寄存器和标志寄存器FLAGSFLAGS。 第12页 一、一、IP 指令指针指令指针 lIP 用于存放下一条要执行的指令的偏移地址。程用于存放下一条要执行的指令的偏移地址。程 序运行中，序运行中，IP 的内容自动修改，始终指向下一条的内容自动修改，始终指向下一条 要执行的指令地址。要执行的指令地址。 lIP 起着控制指令执行流程的作用，是一个十分重起着控制指令执行流程的作用，是一个十分重 要的控制寄存

10、器。正常情况下，程序不能直接修要的控制寄存器。正常情况下，程序不能直接修 改改 IP的内容，但当需要改变程序执行顺序时，如的内容，但当需要改变程序执行顺序时，如 遇到中断指令或调用指令时，遇到中断指令或调用指令时，IP 中的内容将被自中的内容将被自 动修改。动修改。 第13页 二、二、FLAGS 标志寄存器标志寄存器 lFLAGS 用于存放指令执行结果的特征和用于存放指令执行结果的特征和 CPU 工工 作方式。其内容通常称为处理器状态字作方式。其内容通常称为处理器状态字 (Processor Status Word，PSW)。 lFLAGS 是一个是一个16位寄存器，实际使用了位寄存器，实际使

11、用了9位。位。 l9个标志分为个标志分为状态标志状态标志和和控制标志控制标志两类。两类。 第14页 图图4.3 4.3 标志寄存器标志寄存器 第15页 1、状态标志、状态标志 CFCF：进位标志。有进位或借位时，：进位标志。有进位或借位时，CF=1CF=1；否则；否则 CF=0CF=0。 PFPF：奇偶标志。低：奇偶标志。低8 8位有偶数个位有偶数个“1”1”，PF=1PF=1；否则；否则 PF=0PF=0。 AFAF：辅助进位标志。：辅助进位标志。D D3 3位有进位或借位时，位有进位或借位时，AFAF1 1；否则；否则AFAF 0 0。 ZFZF：零标志。结果为零，：零标志。结果为零，ZF

12、ZF1 1；否则；否则 ZFZF0 0。 SFSF：符号标志。结果为负数，：符号标志。结果为负数，SFSF1 1；否则；否则 SFSF0 0。 OFOF：溢出标志。：溢出标志。 发生溢出，发生溢出，OFOF1 1；否则；否则 OFOF0 0。 6个状态标志位用来表示运算结果的特征。状态标志位的个状态标志位用来表示运算结果的特征。状态标志位的 置位或清零，由置位或清零，由CPUCPU根据运算过程和运算结果自动设置。根据运算过程和运算结果自动设置。 第16页 2、控制标志、控制标志 3 3个控制标志是用来控制个控制标志是用来控制CPUCPU的工作方式的标志。的工作方式的标志。 IFIF：中断允许标

13、志。用来控制对外部可屏蔽中断的响应。：中断允许标志。用来控制对外部可屏蔽中断的响应。 如果如果IFIF1 1，则允许，则允许CPUCPU响应外部可屏蔽中断请求；否则响应外部可屏蔽中断请求；否则 CPUCPU不响应外部可屏蔽中断请求。不响应外部可屏蔽中断请求。 DFDF：方向标志。用来控制串操作指令的执行。如果：方向标志。用来控制串操作指令的执行。如果DFDF1 1， 则串操作指令的地址自动减量修改，串数据的传送过程是则串操作指令的地址自动减量修改，串数据的传送过程是 从高地址到低地址进行；否则，串操作指令的地址自动增从高地址到低地址进行；否则，串操作指令的地址自动增 量修改，串数据的传送过程是

14、从低地址到高地址进行。量修改，串数据的传送过程是从低地址到高地址进行。 TFTF：陷阱标志，又称单步标志。当：陷阱标志，又称单步标志。当TFTF1 1时，微处理器就时，微处理器就 进入单步工作方式，每执行完一条指令便自动产生一个内进入单步工作方式，每执行完一条指令便自动产生一个内 部中断部中断( (称为单步中断称为单步中断) )，转去执行一个中断服务程序，可，转去执行一个中断服务程序，可 以借助中断服务程序来检查每条指令的执行情况；如果以借助中断服务程序来检查每条指令的执行情况；如果TFTF 0 0，则，则CPUCPU正常正常( (连续连续) )执行指令。执行指令。 第17页 4.3 8086

15、/8088 的存储器组织和的存储器组织和I/O组织组织 l4.3.1 存储器的分段管理存储器的分段管理 l4.3.2 物理地址与逻辑地址物理地址与逻辑地址 l4.3.3 物理地址的形成物理地址的形成 l4.3.4 堆栈堆栈 l4.3.5 存储器组织存储器组织 l4.3.6 I/O组织组织 第18页 4.3.1存储器的分段管理存储器的分段管理 l为了实现对为了实现对1MB1MB单元的寻址，单元的寻址，8086/80888086/8088系统采用系统采用 了存储器分段技术。了存储器分段技术。 l存储器分段技术具体实现方法是：将存储器分段技术具体实现方法是：将1MB1MB的存储空的存储空 间分成许多

16、逻辑段，每段最长间分成许多逻辑段，每段最长64K64K字节单元，段内字节单元，段内 可以使用可以使用1616位地址码进行寻址。每个逻辑段在实位地址码进行寻址。每个逻辑段在实 际存储空间中的位置是可以浮动的际存储空间中的位置是可以浮动的, ,逻辑段的起始逻辑段的起始 地址可由段寄存器的内容来确定。实际上，段寄地址可由段寄存器的内容来确定。实际上，段寄 存器中存放的是段起始地址的高存器中存放的是段起始地址的高1616位，称之为段位，称之为段 基地址，逻辑段起始地址的低基地址，逻辑段起始地址的低4 4位为位为0 0 第19页 图图4.4 4.4 逻辑段在物逻辑段在物 理存储器中的位置理存储器中的位置

17、 各个逻辑段在实各个逻辑段在实 际的存储空间中可以际的存储空间中可以 完全分开，也可以部完全分开，也可以部 分重叠，甚至完全重分重叠，甚至完全重 叠。段的起始地址的叠。段的起始地址的 计算和分配通常是由计算和分配通常是由 操作系统完成的，并操作系统完成的，并 不需要普通用户参与。不需要普通用户参与。 第20页 4.3.2物理地址与逻辑地址物理地址与逻辑地址 l物理地址：物理地址：信息在存储器中实际存放的地址，它是信息在存储器中实际存放的地址，它是CPUCPU访访 问存储器时实际输出的地址。问存储器时实际输出的地址。 8086/80888086/8088系统的物理地址是系统的物理地址是2020位

18、，存储空间为位，存储空间为2 220 20 1M1M字节单元，地址范围从字节单元，地址范围从00000H00000H到到FFFFFHFFFFFH。CPUCPU和存储器和存储器 交换数据时所使用的就是交换数据时所使用的就是2020位的物理地址。位的物理地址。 l逻辑地址：逻辑地址：编程时所使用的地址，由段基地址和偏移量两编程时所使用的地址，由段基地址和偏移量两 部分构成。程序设计时所涉及的地址是逻辑地址而不是物部分构成。程序设计时所涉及的地址是逻辑地址而不是物 理地址。编程时不需要知道产生的代码或数据在存储器中理地址。编程时不需要知道产生的代码或数据在存储器中 的具体物理位置。这样可以简化存储资

19、源的动态管理。的具体物理位置。这样可以简化存储资源的动态管理。 l段基地址段基地址（段地址或段基址）：段的起始地址的高（段地址或段基址）：段的起始地址的高1616位。位。 l偏移量偏移量（偏移地址）：所访问的存储单元距段的起始地址（偏移地址）：所访问的存储单元距段的起始地址 之间的字节距离。之间的字节距离。 在在8086/80888086/8088计算机系统中，每个存储单元可以看成具有两计算机系统中，每个存储单元可以看成具有两 种地址：物理地址和逻辑地址。种地址：物理地址和逻辑地址。 第21页 4.3.2物理地址与逻辑地址物理地址与逻辑地址 l给定段基地址和偏移量，就可以在存储器中寻址给定段基

20、地址和偏移量，就可以在存储器中寻址 所访问的存储单元。在所访问的存储单元。在8086/80888086/8088系统中，段基地系统中，段基地 址和偏移量都是址和偏移量都是1616位的。段基地址由位的。段基地址由1616位的段寄位的段寄 存器存器CSCS、DSDS、SSSS和和ESES提供；偏移量通常由提供；偏移量通常由BXBX、BPBP、 SPSP、SISI、DIDI、IPIP或这些寄存器的组合形式来提供。或这些寄存器的组合形式来提供。 l例如，例如，8086/80888086/8088开机后执行的第一条指令的逻辑开机后执行的第一条指令的逻辑 地址由地址由CSCS和和IPIP两个寄存器给出，其

21、逻辑地址表示两个寄存器给出，其逻辑地址表示 为为FFFFH:0000HFFFFH:0000H，对应的物理地址为，对应的物理地址为FFFF0HFFFF0H。 第22页 4.3.3物理地址的形成物理地址的形成 l8086/80888086/8088访问存储器时的访问存储器时的2020位物理地址可由逻辑地址转位物理地址可由逻辑地址转 换而来。换而来。 l转换方法：转换方法：将段寄存器中的将段寄存器中的1616位段基地址左移位段基地址左移4 4位位( (低位补低位补 0)0)，再与，再与1616位的偏移量相加，即可得到所访问存储单元的位的偏移量相加，即可得到所访问存储单元的 物理地址。物理地址。 l计

22、算公式：计算公式： 物理地址段基地址物理地址段基地址16+16+偏移量偏移量 上式中的上式中的“段基地址段基地址16”16”在微处理器中是通过将段在微处理器中是通过将段 寄存器的内容左移寄存器的内容左移4 4位位( (低位补低位补0)0)来实现的，得到的是来实现的，得到的是2020位位 的段的起始地址。段的起始地址与偏移量相加的操作由的段的起始地址。段的起始地址与偏移量相加的操作由2020 位地址加法器来完成，位地址加法器来完成， 第23页 图图4.5 8086/8088物理地址的产生物理地址的产生 第24页 【例【例4.14.1】设代码段寄存器设代码段寄存器CSCS中的内容为中的内容为423

23、2H4232H，指令指针寄，指令指针寄 存器存器IPIP中的内容为中的内容为0066H0066H，即，即CSCS4232H4232H，IPIP0066H0066H，则，则 访问代码段存储单元的物理地址计算如下：访问代码段存储单元的物理地址计算如下： 所以，访问代码段存储单元的物理地址为所以，访问代码段存储单元的物理地址为42386H42386H。 第25页 【例【例4.24.2】设数据段寄存器设数据段寄存器DSDS的内容为的内容为1234H1234H，基址寄存器，基址寄存器BXBX 的内容为的内容为0023H0023H，即，即DSDS1234H1234H，BXBX0023H0023H，则访问数

24、据，则访问数据 段存储单元的物理地址计算如下：段存储单元的物理地址计算如下： 所以，访问数据段存储单元的物理地址为所以，访问数据段存储单元的物理地址为12363H12363H。 第26页 4.3.4堆栈堆栈 l堆栈是存储器中的一个特殊的数据存储区，采用堆栈是存储器中的一个特殊的数据存储区，采用 “后进先出后进先出”的原则存放数据，通常它的一端的原则存放数据，通常它的一端( (栈栈 底底) )是固定的，另一端是固定的，另一端( (栈顶栈顶) )是浮动的，信息的存是浮动的，信息的存 入和取出都只能在浮动的一端进行。入和取出都只能在浮动的一端进行。 l堆栈主要用来暂时保存程序运行时的一些地址或堆栈主

25、要用来暂时保存程序运行时的一些地址或 数据信息。数据信息。 l例如：当例如：当CPUCPU执行调用指令时，用堆栈保存程序的执行调用指令时，用堆栈保存程序的 返回地址返回地址( (亦称断点地址亦称断点地址) )；在中断处理时，通过；在中断处理时，通过 堆栈堆栈“保存现场保存现场”和和“恢复现场恢复现场”；有时也利用；有时也利用 堆栈为子程序传递参数。堆栈为子程序传递参数。 第28页 4.3.5存储器组织存储器组织 l代码段：用于存放指令代码。代码段寄存器代码段：用于存放指令代码。代码段寄存器CSCS存存 放代码段的段基地址，偏移量由指令指针放代码段的段基地址，偏移量由指令指针IPIP提供。提供。

26、 l数据段和附加段：用于存放操作数。数据段寄存数据段和附加段：用于存放操作数。数据段寄存 器器DSDS存放数据段的段基地址，附加段段寄存器存放数据段的段基地址，附加段段寄存器ESES 存放附加段的段基地址。存放附加段的段基地址。 l3 3、堆栈段：堆栈段用于暂时保存程序运行中的一、堆栈段：堆栈段用于暂时保存程序运行中的一 些数据和地址信息。些数据和地址信息。 8086CPU 8086CPU 有四个逻辑段，分别是代码段、数据有四个逻辑段，分别是代码段、数据 段、堆栈段和附加段。段、堆栈段和附加段。 第30页 4.3.6 I/O组织组织 8086/8088 I/O 8086/8088 I/O端口为

27、端口为64KB64KB，因此只需要，因此只需要1616 跟地址线跟地址线A A15 15 A A0 0。 对对I/OI/O端口寻址时不需要使用段寄存器，高端口寻址时不需要使用段寄存器，高 位地址位地址A A19 19 A A16 16输出 输出0 0。 第31页 4.4 8086/8088 的内部结构的内部结构 8086/8088 8086/8088微处理器由两个独立的部件构成，一微处理器由两个独立的部件构成，一 个是个是总线接口部件总线接口部件BIUBIU(Bus(Bus Interface Unit) Interface Unit)，另，另 一个是一个是执行部件执行部件EUEU(Execu

28、tion(Execution Unit) Unit)。 第33页 4.4.1总线接口部件总线接口部件BIU 4 4个个1616位的段寄存器：位的段寄存器：CSCS、DSDS、SSSS和和ESES，分别用于存放当前，分别用于存放当前 代码段、数据段、附加段和堆栈段的段基地址。代码段、数据段、附加段和堆栈段的段基地址。 1616位指令指针位指令指针IPIP：用于存放下一条要执行的指令的偏移地址。：用于存放下一条要执行的指令的偏移地址。 2020位物理地址加法器：用于将来自于段寄存器的位物理地址加法器：用于将来自于段寄存器的1616位段地址位段地址 左移左移4 4位后与来自于位后与来自于IPIP寄存

29、器或寄存器或EUEU提供的提供的1616位偏移地址相加，位偏移地址相加， 形成一个形成一个2020位的物理地址。位的物理地址。 6/46/4字节的指令队列：用于存放预取的指令字节的指令队列：用于存放预取的指令, ,减少等待时间减少等待时间, , 避免取指令和取操作数发生冲突避免取指令和取操作数发生冲突, ,从而提高运行效率。从而提高运行效率。 总线控制逻辑：用于产生并发出总线控制信号，以实现对存总线控制逻辑：用于产生并发出总线控制信号，以实现对存 储器和储器和I/OI/O端口的读写控制。它将端口的读写控制。它将CPUCPU的内部总线与的内部总线与1616位的位的 外部总线相连，是外部总线相连，

30、是CPUCPU与外部进行数据交换的通路。与外部进行数据交换的通路。 BIUBIU负责完成微处理器内部与外部负责完成微处理器内部与外部( (内存储器和内存储器和I/OI/O端口端口) ) 的信息传送，即负责取指令和存取数据。的信息传送，即负责取指令和存取数据。 BIUBIU由以下由以下5 5个部分组成：个部分组成： 第34页 4.4.2执行部件执行部件EU 算术逻辑单元算术逻辑单元ALUALU：ALUALU完成完成1616位或位或8 8位的二进制数的算术位的二进制数的算术/ /逻逻 辑运算，绝大部分指令的执行都由辑运算，绝大部分指令的执行都由ALUALU完成。在运算时，数完成。在运算时，数 据先

31、传送至据先传送至1616位的暂存寄存器中，经位的暂存寄存器中，经ALUALU处理后，运算结果处理后，运算结果 可通过内部总线送入通用寄存器或由可通过内部总线送入通用寄存器或由BIUBIU存入存储器。存入存储器。 标志寄存器标志寄存器FLAGSFLAGS：它用来反映：它用来反映CPUCPU最后一次运算结果的状态最后一次运算结果的状态 特征或存放控制标志。特征或存放控制标志。FLAGSFLAGS为为1616位，其中位，其中7 7位未用。位未用。 通用寄存器组：它包括通用寄存器组：它包括4 4个数据寄存器个数据寄存器AXAX、BXBX、CXCX、DXDX，其，其 中中AXAX又称累加器，又称累加器，

32、4 4个地址指针和变址寄存器，即基址寄存个地址指针和变址寄存器，即基址寄存 器器BPBP、堆栈指针寄存器、堆栈指针寄存器SPSP、源变址寄存器、源变址寄存器SISI和目的变址寄存和目的变址寄存 器器DIDI。 EUEU控制系统：它接收从控制系统：它接收从BIUBIU中指令队列取来的指令，经过指中指令队列取来的指令，经过指 令译码形成各种定时控制信号，向令译码形成各种定时控制信号，向EUEU内各功能部件发送相应内各功能部件发送相应 的控制命令，以完成每条指令所规定的操作。的控制命令，以完成每条指令所规定的操作。 执行部件执行部件EUEU的功能就是负责指令的执行。的功能就是负责指令的执行。 EUE

33、U由以下几部分组成：由以下几部分组成： 第35页 4.4.3 BIU与与EU的动作协调原则的动作协调原则 每当每当80868086的指令队列中有两个空字节，或的指令队列中有两个空字节，或80888088的指令队列中有一个空字的指令队列中有一个空字 节时，节时，BIUBIU就会自动把指令取到指令队列中。其取指的顺序是按照指令在就会自动把指令取到指令队列中。其取指的顺序是按照指令在 程序中出现的前后顺序。程序中出现的前后顺序。 每当每当EUEU准备执行一条指令时，它会从准备执行一条指令时，它会从BIUBIU部件的指令队列前部取出指令的部件的指令队列前部取出指令的 代码，然后用几个时钟周期去执行该指

34、令。在执行指令的过程中，如果代码，然后用几个时钟周期去执行该指令。在执行指令的过程中，如果 需要访问存储器或者需要访问存储器或者I/OI/O端口，那么端口，那么EUEU就会请求就会请求BIUBIU，进入总线周期，完，进入总线周期，完 成访问内存或者成访问内存或者I/OI/O端口的操作；如果此时端口的操作；如果此时BIUBIU正好处于空闲状态，会立正好处于空闲状态，会立 即响应即响应EUEU的总线请求。如的总线请求。如BIUBIU正将某个指令字节取到指令队列中，则正将某个指令字节取到指令队列中，则BIUBIU 将首先完成这个取指令的总线周期，然后再去响应将首先完成这个取指令的总线周期，然后再去响

35、应EUEU发出的访问总线的发出的访问总线的 请求。请求。 当指令队列已满，且当指令队列已满，且EUEU又没有总线访问请求时，又没有总线访问请求时，BIUBIU便进入空闲状态。便进入空闲状态。 在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生 了变化，则指令队列中已经装入的字节被自动消除，了变化，则指令队列中已经装入的字节被自动消除，BIUBIU会接着往指令队会接着往指令队 列装入转向后的另一程序段中的指令代码。列装入转向后的另一程序段中的指令代码。 总线接口部件（总线接口部件（BIUBIU）和执行部件（）和执行部件（E

36、UEU）按以下流水线技）按以下流水线技 术原则协调工作，共同完成所要求的信息处理任务。术原则协调工作，共同完成所要求的信息处理任务。 第36页 4.5 8086/8088外特性外特性 引脚信号及其功能引脚信号及其功能 l8086/8088CPU8086/8088CPU采用采用4040个引脚的双列直插式封装形个引脚的双列直插式封装形 式。式。 l为了减少芯片的引脚，为了减少芯片的引脚，8086/8088CPU8086/8088CPU采用了引脚采用了引脚 复用技术，因此部分引脚具有双重功能。这些双复用技术，因此部分引脚具有双重功能。这些双 功能引脚的功能转换分两种情况：一种是采用了功能引脚的功能转

37、换分两种情况：一种是采用了 分时复用的地址分时复用的地址/ /数据和地址数据和地址/ /状态引脚；另一种状态引脚；另一种 是根据不同的工作模式定义不同的引脚功能。是根据不同的工作模式定义不同的引脚功能。 第38页 4.5.1 8086外特性外特性 引脚信号及其功能引脚信号及其功能 一一电源、地和时钟信号电源、地和时钟信号 二二系统复位和准备好信号系统复位和准备好信号 三三地址、数据和状态信号地址、数据和状态信号 四四中断信号中断信号 五五读、写选通信号读、写选通信号 六六模式选择信号模式选择信号 七七最小工作模式下的专用信号最小工作模式下的专用信号 八八最大工作模式下的专用信号最大工作模式下的

38、专用信号 第39页 一、电源、地和时钟信号一、电源、地和时钟信号 1.1. VCCVCC电源端：电源端：接入的电压为接入的电压为+5V+5V10%10%。 2.2. GNDGND接地端：接地端：两条两条GNDGND均应接地。均应接地。 3.3. CLKCLK时钟信号：时钟信号：输入，提供输入，提供CPUCPU和总线控制的基本和总线控制的基本 定时脉冲。定时脉冲。8086CPU8086CPU要求时钟信号是占空比为要求时钟信号是占空比为3333 的非对称性的脉冲信号。的非对称性的脉冲信号。 第40页 二、系统复位和准备好信号二、系统复位和准备好信号 1.1. RESETRESET复位信号：复位信号

39、：输入，高电平有效，用来停止输入，高电平有效，用来停止CPUCPU 的现行操作，完成的现行操作，完成CPUCPU内部的复位过程。该信号必须内部的复位过程。该信号必须 由低到高，并且至少要保持由低到高，并且至少要保持4 4个时钟周期的高电平，个时钟周期的高电平， 才能完成复位才能完成复位CPUCPU。 2.2. READYREADY准备就绪信号：准备就绪信号：输入，高电平有效，用来确认输入，高电平有效，用来确认 CPUCPU访问的存储器或访问的存储器或I/OI/O设备是否完成数据传送。该设备是否完成数据传送。该 信号是为了信号是为了CPUCPU与低速的存储器或与低速的存储器或I/OI/O设备之间

40、实现设备之间实现 速度匹配所设置的。当速度匹配所设置的。当READYREADY为高电平时，表示内存为高电平时，表示内存 或或I/OI/O设备已准备就绪，可以立即进行一次数据传输。设备已准备就绪，可以立即进行一次数据传输。 3.3. 测试信号：测试信号：输入，低电平有效。该信号用于协输入，低电平有效。该信号用于协 调调8086 CPU8086 CPU与与80878087协处理器的操作。协处理器的操作。 TEST 第41页 表表4.1 复位后内部寄存器状态复位后内部寄存器状态 寄存器名称寄存器名称状态状态 FLAGS清除 IP0000H CSFFFFH DS0000H SS0000H ES0000

41、H 指令缓冲队列清除 第42页 三、地址、数据和状态信号三、地址、数据和状态信号 1.1. ADl5ADl5AD0AD0地址数据复用总线：地址数据复用总线：双向，三态，分时复用。在总线周双向，三态，分时复用。在总线周 期的期的T1T1状态，输出地址；在总线周期的状态，输出地址；在总线周期的T2T2T4T4状态，作为数据线使状态，作为数据线使 用。用。 2.2. A19/S6A19/S6A16/S3A16/S3地址地址/ /状态复用线：状态复用线：输出，三态，分时复用。在总线输出，三态，分时复用。在总线 周期的周期的T1T1状态，用来输出地址的最高状态，用来输出地址的最高4 4位，在总线周期的其

42、他状态用位，在总线周期的其他状态用 来输出状态信息。来输出状态信息。 3.3. 总线高字节允许总线高字节允许/ /状态信号状态信号S7S7：输出，三态，分时复用。在输出，三态，分时复用。在 总线周期的总线周期的T1T1状态，有效时表示选择高状态，有效时表示选择高8 8位数据。在总线周期的其他位数据。在总线周期的其他 状态用来输出状态，状态用来输出状态，S7S7未定义。未定义。 lS7S7未定义。未定义。 lS6S6总是为总是为0 0。 lS5S5表明中断允许标志的当前设置情况。如果表明中断允许标志的当前设置情况。如果IFIFl l，则，则S5S51 1， 表示当前允许可屏蔽中断；如果表示当前允

43、许可屏蔽中断；如果IFIF0 0，则，则S5S50 0，表示当前，表示当前 禁止一切可屏蔽中断。禁止一切可屏蔽中断。 lS4S4和和S3S3状态的组合指出当前正使用哪个段寄存器，具体规定状态的组合指出当前正使用哪个段寄存器，具体规定 见下页。见下页。 7 7 / /S SBHE 第43页 表表4.2 S4、S3代码组合与段寄存器的关系代码组合与段寄存器的关系 S4S4S3S3当前使用的段寄存器当前使用的段寄存器 00附加段寄存器ES 01堆栈段寄存器SS 10代码段寄存器CS或未使用任何段寄存器 11数据段寄存器DS 第44页 四、中断信号四、中断信号 lINTR可屏蔽中断请求信号：输入、高电

44、平有效。当该信可屏蔽中断请求信号：输入、高电平有效。当该信 号变为高电平时，表示外部设备有可屏蔽中断请求。号变为高电平时，表示外部设备有可屏蔽中断请求。CPU 在每个指令周期的最后一个在每个指令周期的最后一个T状态检测此引脚，一旦测得状态检测此引脚，一旦测得 此引脚为高电平，并且中断允许标志位此引脚为高电平，并且中断允许标志位IF=1，则，则CPU在当在当 前指令周期结束后，转入中断响应周期。前指令周期结束后，转入中断响应周期。 lNMI非屏蔽中断请求信号：输入，上升沿有效。该中断请非屏蔽中断请求信号：输入，上升沿有效。该中断请 求不能用软件进行屏蔽，不受中断允许标志求不能用软件进行屏蔽，不受

45、中断允许标志IF的控制。当的控制。当 该引脚上电平有由低到高的变化，就会在当前指令结束后该引脚上电平有由低到高的变化，就会在当前指令结束后 引起中断。引起中断。NMI中断通常由电源掉电等紧急情况引起。中断通常由电源掉电等紧急情况引起。 l 中断响应信号：（最小工作模式下的专用信号）输中断响应信号：（最小工作模式下的专用信号）输 出，低电平有效，在最小模式下，出，低电平有效，在最小模式下，CPU响应可屏蔽中断后响应可屏蔽中断后 发给请求中断设备的应答信号，是对中断请求信号发给请求中断设备的应答信号，是对中断请求信号INTR 的响应。的响应。 INTA 第45页 五、读、写选通信号五、读、写选通信

46、号 1. 读信号读信号:输出，三态，低电平有效，表示输出，三态，低电平有效，表示 CPU正在对存储器或正在对存储器或I/O端口进行读操作。在读端口进行读操作。在读 总线周期的总线周期的T2，T3，TW状态，均保持低电平。状态，均保持低电平。 2. 写信号（最小工作模式下的专用信号）写信号（最小工作模式下的专用信号）:输出，输出， 三态，低电平有效，表示三态，低电平有效，表示CPU正在对存储器或正在对存储器或 I/O端口进行写操作。在写总线周期的端口进行写操作。在写总线周期的T2，T3， TW状态，均保持低电平。状态，均保持低电平。 RD WR 第46页 六、模式选择信号六、模式选择信号 l80

47、86CPU8086CPU有两种工作模式：有两种工作模式：最小工作模式最小工作模式和和最大工作模式最大工作模式。 l 模式选择信号模式选择信号: :用于选择用于选择CPUCPU工作在最大工作模式还工作在最大工作模式还 是最小工作模式。当此引脚接是最小工作模式。当此引脚接+5V(+5V(高电平高电平) )时，时，CPUCPU工作于最工作于最 小工作模式；若接地小工作模式；若接地( (低电平低电平) )，CPUCPU工作于最大工作模式。工作于最大工作模式。 l最小工作模式：最小工作模式：系统中只有系统中只有80868086一个微处理器，系统中的所一个微处理器，系统中的所 有总线控制信号都直接由有总线

48、控制信号都直接由80868086产生。产生。 l最大工作模式：最大工作模式：系统中含有两个或两个以上微处理器，其中系统中含有两个或两个以上微处理器，其中 一个是主处理器一个是主处理器80868086，其它为协处理器，总线控制信号由芯，其它为协处理器，总线控制信号由芯 片片82888288产生。产生。 l由于在不同工作模式下，引脚由于在不同工作模式下，引脚24243131有着不同的名称和定义，有着不同的名称和定义， 因此称为因此称为专用引脚信号专用引脚信号，除了引脚，除了引脚24243131外，其它引脚信号外，其它引脚信号 称为称为公共引脚信号公共引脚信号。 MX/MN 第47页 七、最小工作模

49、式下的专用信号七、最小工作模式下的专用信号 1.1. HOLDHOLD总线保持请求信号总线保持请求信号: :输入，该信号是最小模式系统中除主输入，该信号是最小模式系统中除主CPUCPU以外的以外的 其他总线控制器（如其他总线控制器（如DMADMA控制器）申请使用系统总线的请求信号。控制器）申请使用系统总线的请求信号。 2.2. HLDAHLDA总线保持响应信号总线保持响应信号: :输出，该信号是对输出，该信号是对HOLDHOLD的响应信号。的响应信号。 3.3. 写信号。写信号。 4.4. 存储器存储器/IO/IO访问控制信号访问控制信号: :输出。高电平时访存，低电平时访问输出。高电平时访存

50、，低电平时访问IOIO。 5.5. 数据允许信号数据允许信号: :输出，作为双向数据总线收发器输出，作为双向数据总线收发器82868286的选通信号。的选通信号。 它在每一次存储器访问或它在每一次存储器访问或I/OI/O访问或中断响应周期有效。访问或中断响应周期有效。 6.6. 数据发送数据发送/ /接收控制信号：输出，三态，使用接收控制信号：输出，三态，使用82868286作为数据总线作为数据总线 收发器时，收发器时，82868286的数据传送方向由控制。数据发送时的数据传送方向由控制。数据发送时1 1；数据接收时；数据接收时 0 0。 7.7. ALEALE地址锁存允许信号地址锁存允许信号

51、: :输出、提供给地址锁存器输出、提供给地址锁存器82828282的控制信号。的控制信号。 8.8. 中断响应信号。中断响应信号。 WR IO/M DEN R/DT INTA 第48页 八、最大工作模式下的专用信号八、最大工作模式下的专用信号 1.1. ， ， 总线周期状态信号：输出，三态，这三个信总线周期状态信号：输出，三态，这三个信 号组合起来指出当前总线周期所进行的操作类型。号组合起来指出当前总线周期所进行的操作类型。 2.2. / / ， / / 总线请求信号总线请求允许信号：这总线请求信号总线请求允许信号：这 两个引脚是双向的，信号为低电平有效。这两个信号是两个引脚是双向的，信号为低

52、电平有效。这两个信号是 最大模式系统中主处理器最大模式系统中主处理器80868086和其他协处理器和其他协处理器( (如如80878087， 8089)8089)之间交换总线使用权的联络控制信号。之间交换总线使用权的联络控制信号。 3.3. 总线封锁信号：输出，三态，低电平有效。当为总线封锁信号：输出，三态，低电平有效。当为 低电平时，表明此时低电平时，表明此时CPUCPU不允许其他总线主设备占用总线。不允许其他总线主设备占用总线。 4.4. QS1QS1，QS0QS0指令队列状态信号：输出，指令队列状态信号：输出，QS1QS1，QS0QS0两信号用两信号用 来指示来指示CPUCPU内指令队列

53、的当前状态，以使外部处理器内指令队列的当前状态，以使外部处理器( (主主 要是协处理器要是协处理器8087)8087)对对CPUCPU内指令队列的动作进行跟踪。内指令队列的动作进行跟踪。 QSlQSl，QS0QS0的组合与指令队列的状态对应关系如表的组合与指令队列的状态对应关系如表4.44.4所示。所示。 S2S1S0 RQ 1 GT RQ 0 GT LOCK 第49页 4.5.2 8088与与8086引脚的不同之处引脚的不同之处 8088CPU 8088CPU为准为准1616位机，虽然其内部结构与位机，虽然其内部结构与80868086基本相基本相 同，但是只能按同，但是只能按8 8位与外部进

54、行数据交换，因此位与外部进行数据交换，因此80888088的某的某 些引脚信号与些引脚信号与80868086有所不同。不同的引脚包括：有所不同。不同的引脚包括： l80888088的地址的地址/ /数据复用线为数据复用线为8 8条，即条，即AD7AD7AD0AD0，而，而A15A15A8A8 为单一的地址线；为单一的地址线； l80888088中无中无 信号，引脚信号，引脚3434为状态信号线为状态信号线 。 l80868086与与80888088的的2828号引脚在最小模式下都是用来选择存储器号引脚在最小模式下都是用来选择存储器 或或I/OI/O的，但二者选择电平相反。的，但二者选择电平相反

55、。80888088的存储器的存储器/IO/IO控制线控制线 为为 ，即该信号为高电平时是，即该信号为高电平时是I/OI/O端口访问；为低电端口访问；为低电 平时是存储器访问。这与平时是存储器访问。这与80868086的信号刚好相反。的信号刚好相反。 BHE 0 SS M/IO 第50页 4.6 8086/8088最小工作模式及其系统结构最小工作模式及其系统结构 l4.6.1 8284A时钟发生器时钟发生器 l4.6.2 总线分离与缓冲总线分离与缓冲 l4.6.3 最小工作模式下控制核心单元的组成最小工作模式下控制核心单元的组成 第51页 4.6.1 8284A时钟发生器时钟发生器 8086/8

56、088 8086/8088 系统采用系统采用 Intel 8284A Intel 8284A 作为时钟发生器。作为时钟发生器。 8284A 8284A 将晶体振荡器的振荡频率分频后，向将晶体振荡器的振荡频率分频后，向 8086/8088 8086/8088 系系 统提供符合要求的时钟脉冲统提供符合要求的时钟脉冲 CLKCLK、PCLK PCLK 和和 OSC OSC 信号；同信号；同 时为复位信号时为复位信号 RESET RESET 和准备好信号和准备好信号 READY READY 进行同步。进行同步。 第52页 一、一、8284A的引脚及其功能的引脚及其功能 8284A 8284A为为181

57、8引脚双列直插式封装。引脚双列直插式封装。 主要引脚及其功能如下：主要引脚及其功能如下： 1.1.OSCOSC：晶振输出端。：晶振输出端。 2.2.CLKCLK：系统时钟信号输出端。：系统时钟信号输出端。 3.3.PCLKPCLK：外设时钟信号输出端。：外设时钟信号输出端。 4.4. ：复位输入端。：复位输入端。 5.5.RESETRESET：复位信号输出端。：复位信号输出端。 6.6.READYREADY：准备好信号输出端。：准备好信号输出端。 7.7.RDY1RDY1和和RDY2RDY2：准备好信号输入端。：准备好信号输入端。 8.8. 、 ：对应：对应RDY1RDY1、RDY2RDY2的

58、允许的允许 控制信号输入端。控制信号输入端。 9.9.VccVcc：电源输入端。：电源输入端。 10.10.GNDGND：接端地。：接端地。 RES AEN1 AEN2 第53页 二、二、8284A的功能结构的功能结构 8284A内部电路分为三大 模块： 1. 时钟信号产生电路。 2. RESET信号产生电路。 3. READY信号产生电路。 第54页 三、时钟信号产生电路三、时钟信号产生电路 在在IBM PC/XTIBM PC/XT机中，机中，8284A8284A外接石英晶体振荡器的振荡频外接石英晶体振荡器的振荡频 率率fcfc为为14.31818MHz14.31818MHz，因此，因此OSCOSC、CLKCLK和和PCLKPCLK信号的频率分别信号的频率分别 为为14.31818MHz14.31818MHz、4.77MHz4.77MHz和和2.385MHz2.385MHz。 第55页 四、四、RESET信号产生电路信号产生电路 通过加电与按键复位电路产生的通过加电与按键复位电路产生的 信号经过信号经过82848284同步同步 后输出符合系统要求的后输出符合系统要求的RESETRESET信号。信号。 RES 第56页 4.6.2总线分离与缓冲总线分离与缓冲 8086/8088CPU 8086/8088CPU 的地址