第3章 存储器系统

1、范立南 张乐 主编 吴琼 王楠 杨红 副主编 清华大学出版社 微型计算机原理及应用 第3章 存储器系统 本章知识结构图 存储 器系 统 分类与组成 RAM典型芯片 分类 组成 内存储器 外存储器 存储体 地址译码电路 I/O电路和控制电路 SRAM 6264 DRAM 2164A CPU与存储器的连接 外存光盘驱动器 RAM ROM 性能指标 ROM典型芯片 EPROM 2764 E2PROM NMC98C64A 内存条技术的发展 外存硬盘存储器 高速缓冲存储器 存储器地址选择 线选法 全译码法 部分译码法 芯片的选择 存储容量的扩展 虚拟存储器 第3章 存储器系统 3.1 存储器的分类与组成

2、 3.2 随机存储器（RAM） 3.3 只读存储器（ROM） 3.4 CPU与存储器的连接 3.6 硬盘存储器 3.7 光盘驱动器 3.8 高速缓冲存储器 3.9 虚拟存储器 3.1存储器的分类与组成存储器的分类与组成 存储器是计算机中用来存放程序和数据的部件，是计算机的主 要组成部分，它反映了计算机的“记忆”功能。存储器的存储容量 越大，计算机的性能也就越好。 存储器可分为内存储器和外存储器。内存储器（简称内存）在 计算机主机内部，CPU可直接对它进行访问，因此内存的存取速度 与CPU处理信息的速度要匹配。内存中一般存放CPU当前要处理的 信息。内存的存储容量受CPU地址总线的限制，不可能太

3、大。外存 储器（简称外存）在计算机主机之外，属于外部设备，它也是用来 存放各种二进制信息的，当要使用这些信息时需要通过输入/输出接 口电路将外存的信息送至内存，CPU才能使用。一般情况下外存存 放的信息相对于内存来说是不经常使用的。外存的存取速度比内存 的速度低，但存储容量大，不受地址总线限制，有海量存储器之称。 微型计算机中常用的外存有软、硬磁盘、盒式磁盘带和纸带等。 3.1存储器的分类与组成存储器的分类与组成 3.1.1 存储器的分类存储器的分类 1按存储介质分类 2按在计算机系统中的作用分类 （1）内存储器 （2）外存储器 3按存取方式分类 （1）随机存取存储器RAM （2）只读存储器R

4、OM 3.1存储器的分类与组成存储器的分类与组成 图3-2 存储器的分类 3.1存储器的分类与组成存储器的分类与组成 3.1.2 半导体存储器的组成半导体存储器的组成 半导体存储器一般由存储体、地址选择电路、输入/输出电路和控制 电路构成 图3-3 存储器的组成框图 3.1存储器的分类与组成存储器的分类与组成 1存储体存储体 存储体是由许多存储元件按一定规则排列成的矩阵。存储体中每个 存储元件只能存储一位二进制信息。 存储体中的每个存储单元都编了号，这些编号称为存储单元的地址。 地址用二进制表示，但为了简明方便一般书写成十六进制。 地址线数n348910111213141516 存储单元数N

5、=2n8162565121024204840968192163843276865536 存储容量8162565121K2K4K8K16K32K64K 表3-1 地址线数与存储单元数的关系 3.1存储器的分类与组成存储器的分类与组成 存储器芯片有两种结构方式；字结构和位结构。 （1）字结构方式 在存储矩阵内部利用基本单位电路存放一个字节的所有位称为字结 构。 （2）位结构方式 将存储芯片中的各个存储元件作为不同字的同一位。 图3-4 字结构示意图 图3-5 位结构示意图 3.1存储器的分类与组成存储器的分类与组成 2地址译码电路地址译码电路 地址译码通常有两种方式，单译码方式和双译码方式。 （1

6、）单译码方式的地址码的全部位数只用一个译码器电路译码， 译码输出直接选中地址所表示的存储单元。这种方式译码，译码器 的输出线较多，只适用于容量较小的存储器。 （2）双译码方式又称为复合译码，是将地址码分为两部份，用两 个译码器分别译码，X向译码称为行译码，其输出线用来选择存储 矩阵中一行所有的存储单元；Y向译码称为列译码，其输出线用来 选择存储矩阵中一列所有的存储单元，只有X向和Y向的选择线同时 选中的存储单元才能进行读/写操作，如图3-6所示。 3.1存储器的分类与组成存储器的分类与组成 图3-6 双译码存储器结构 3.1存储器的分类与组成存储器的分类与组成 3读读/写电路与控制电路写电路与

7、控制电路 读/写电路由读/写放大器和数据寄存器组成，它是数据输入、输 出的通道。 控制电路是对存储器读/写操作进行控制的。当存储器进行读/写 操作时，CPU要发 / 和 信号。另外 信号还和其他 信号一起产生片选信号 ，用来对存储器芯片进行选择，只有 选中的芯片，才能进行读写。 RDWRMREQMREQ CS 3.1存储器的分类与组成存储器的分类与组成 3.1.3 存储器的主要技术指标存储器的主要技术指标 1存储容量 存储容量是指存储器（或存储器芯片）存放二进制信息的总位数， 即存储容量=存储单元数每个单元的位数（或数据线位数）。 2存取时间 存取时间是反映存储器工作速度的一个重要指标，它是指

8、从CPU给 出有效的存储器地址启动一次存储器读/写操作，到该操作完成所经 历的时间。 3存取周期 是指连续启动两次独立的存储器读/写操作所需的最小间隔时间，对 于读操作，就是读周期时间；对于写操作，就是写周期时间。 3.1存储器的分类与组成存储器的分类与组成 4可靠性 存储器的可靠性一般是指存储器对电磁场及温度等参数变化的抗干 扰能力，通常用平均无故障时间MTBF（Mean Time Between Failures）来衡量，MTBF越长，存储器的可靠性越高。 5功耗和集成度 功耗反映存储器耗电的多少，集成度是指一片数平方毫米的芯片上 能集成多少个基本存储元件。 6性能价格比 存储器的综合性能

9、指标包括以上几项，存储器的成本在计算机成本 中占很大比重。存储器的性能价格比反映了存储器选择方案的优劣。 3.2 随机存储器（随机存储器（RAM） 随机存储器（RAM）是一种既可以随机存储数据又可以随机取出 数据的存储器，即可读可写的存储器。RAM保存的数据具有易失性， 一旦失电，所保存的数据就会立即丢失。 存储元件是存储器的最基本细胞，可以存放一位二进制数据。 RAM按工作原理不同可以分为静态RAM和动态RAM。 3.2 随机存储器（随机存储器（RAM） 3.2.1 静态随机存取存储器（静态随机存取存储器（SRAM） 静态随机存储器（SRAM）使用十分方便，在微型计算机领域获 得了极其广泛的

10、应用，常用的半导体静态随机存储器（SRAM）是 Intel公司的6116、6264、62256等。典型的SRAM芯片6264（或 6164）引脚图如图3-7所示。 图3-7 SRAM 6264引脚图 3.2 随机存储器（随机存储器（RAM） 1引脚功能引脚功能 A0A12为13条地址信号线。 D0D7为8条双向数据线。 ，CS2为两条选片信号的引脚。当两个选片信号同时有效时， 才能选中该芯片。 为输出允许信号。只有有效时，才允许该芯片将某单元的数据 送到芯片外部的D0D7上。 是写允许信号。当 0时，允许将数据写入芯片；当 1 时，允许芯片的据读出。 NC为没有使用的空脚。 芯片上还有+5V电

11、压 和接地线。 1 CS OE WE WEWE 1 CSOECS2D0D7 001写入 1010读出 0 1 1 0 1 0 三态（高阻） WE 3.2 随机存储器（随机存储器（RAM） 3.2.2 动态随机存取存储器（动态随机存取存储器（DRAM） 动态读写存储器，以其速度快、集成度高、功耗小、价格低在微型 计算机中得到极其广泛地使用。目前，更大容量的DRAM芯片也已 研制出来，例如Intel公司的41256等，以芯片2164A为例 图3-8 DRAM 2164引脚图 1动态存储器芯片2164A的引脚 A0A7为地址输入端。在DRAM芯片的 构造上，芯片上的地址引脚是复用的。 寻址这64K单

12、元操作过程是将存取的地 址分两次输入到芯片中去，每一次都是 由A0A7输入的。两次加到芯片上去的 地址分别称为行地址和列地址。 3.2 随机存储器（随机存储器（RAM） DIN和DOUT是芯片上的数据线。 为行地址锁存信号。利用该信号将行地址锁存在芯片内部的行 地址缓冲寄存器中。 为列地址锁存信号。利用该信号将列地址锁存在芯片内部的列 地址缓冲寄存器中。 为写允许信号。当该信号为低电平时，允许将数据写入。反之， 当为1时，可以从芯片读出数据。 RAS CAS WE 2DRAM的工作过程的工作过程 （1）读出数据。 （2）写入数据。 （3）刷新。 3.2 随机存储器（随机存储器（RAM） 3实现

13、实现DRAM的刷新的刷新 可以利用小规模集成电路硬件来实现对动态存储器的读写与刷新控 制。PC机中使用可编程定时器、DMA控制器及一些硬件电路来实 现对DRAM的读写及刷新控制。 下面以PC/XT微型机动态存储器为例，说明该系统中DRAM的工作 及刷新过程。 （1）行列控制信号的形成 在PROM中对应其地址的单元里存放不同的内容。当其外部A16 A19，状态不同时，可读出PROM中的内容。利用后面的两个3-8 译码器，可以获得 和 。每一行列信号，选通一个64KB的 DRAM范围。PROM中的内容不同，可以将64KBDRAM放在 8086CPU的1MB范围的任一个64K的位置上。 RAS CA

14、S 3.2 随机存储器（随机存储器（RAM） （2）刷新 DRAM刷新是利用DMA实现的。首先，利用可编程定时器8253的计 数器1，每隔15.12ms产生一次DMA请求。该请求加在DMA控制器 8237的0通道上。 当DMA控制器0通道的请求得到响应时，DMA控制器使为低电平。 这时 均为高电平（无效）。同时，在MEMR有效 时， 均为有效。同时，DMA控制器还送出刷新的行地址。 这样，就可同时刷新DRAM所有各行，完成一次刷新。 0CAS 3CAS 0RAS3RAS 3.3 只读存储器（只读存储器（ROM） 随机存储器具有易失性，掉电后所存数据丢失。只读存储器（ROM） 有多种类型。由于E

15、PROM和EEPROM存储容量大，可多次擦除后 重新对它进行编程而写入新的内容，使用十分方便。 3.3.1 EPROM 这是一种可以擦去重写的只读存储器。通常用紫外线对其窗口进行 照射，即可把它所存储的内容擦去。之后，又可以用电的方法对其 重新编程，写入新的内容。一旦写入，其存储的内容可以长期（几 十年）保存，即使去掉电源电压，也不会影响到它所存储的内容。 以一种典型的EPROM芯片为例来做介绍 3.3 只读存储器（只读存储器（ROM） 12764的引脚的引脚 2764是一块8K8bit的EPROM芯片，它的引脚与RAM芯片6264是 可以兼容的。 图3-10 EPROM 2764引脚图 A0

16、A12为13条地址信号输入线，说 明芯片的容量为8K个单元。D0D7为 8条数据，表明芯片的每个存储单元存 放一个字节（8位二进制数）。 为输入信号。当它有效（低电平） 时，能选中该芯片，即片选信号线。 是输出允许信号。当为低电平时， 芯片中的数据可由D0D7输出。 为编程脉冲输入端。当对EPROM 编程时，由此加入编程脉冲。 CE OE PGM 3.3 只读存储器（只读存储器（ROM） 22764的连接使用的连接使用 2764在使用时，仅用于将其存储的内容读出。其过程与RAM的读 出十分类似。即送出要读出的地址，然后使和均有效（低电平）， 则在芯片的D0D7上就可以输出要读出的数据。 EPR

17、OM2764芯片与8086的连接图如图3-11所示。 图3-11 EPROM 2764的连接图 3.3 只读存储器（只读存储器（ROM） 3EPROM的编程的编程 EPROM的一个重要优点是可以擦除重写，且对某一存储单元来说， 允许擦除的次数超过万次。一旦写入新的数据，它会永久性的（达 几十年）保留下来，不管是否断电。 （1）擦除 如果EPROM芯片是刚出厂的新芯片，则它是干净，即每一个存储 单元的内容都是FFH。若芯片已经使用过，则应将它从系统中取下 来，放到专门的擦除器上进行擦除。擦除器利用紫外线光照射 EPROM的窗口，通常（1520）min即可擦除干净。 （2）编程 标准编程。 快速编

18、程。 EPROM TMS27C040 3.3 只读存储器（只读存储器（ROM） 3.3.2 EEPROM（E2PROM） EEPROM就是电擦除可编程只读存储器的英文缩写。EEPROM在 擦除及编程上比EPROM更加方便。 1典型典型EEPROM芯片介绍芯片介绍 常用的EEPROM芯片有2816/2816A，2817/2817A/2864A。有的与 相同容量的EPROM完全兼容，例如2864与2764就完全兼容。有的 则具有自己的特点。 （1）以8K8bit的EEPROM NMC98C64A为例，其引脚如图3-12 3.3 只读存储器（只读存储器（ROM） CE A0A12为地址线，用于选择片

19、内的8K个存储 单元； D0D7为8条数据线，表明每个存储单元存储 一个字节的信息 为选片信号 为输出允许信号 。当 =0， =0， =1时， 可将选中的地址单元的数据读出。 是写允许信号。当 =0， =1， =0时， 可以将数据写入指定的存储单元。 READY/是漏极开路输出端，当写入数据肘该信 号变低，数据写完后，该信号变高。 OECEOEWE WE CEOEWE 图3-12 EEPROM 98C64引脚图 3.3 只读存储器（只读存储器（ROM） （2）98C64A的工作过程 读出数据。当 =0， =0， =1时，只要满足芯片所要求的读 出时序关系，则可从选中的存储单元中将数据读出。 写

20、入数据。将数据写入EEPROM 98C64A有两种方式。 第一种是字节方式，即一次写入一个字节的数据。 第二种编程方法称为自动页写入。在98C64A中一页数据最多可达 32个字节，要求这32个字节在内存中是顺序排列的。 CEOE WE 3.3 只读存储器（只读存储器（ROM） （3）连接使用 图3-13 EEPROM 98C64A的连接图 2闪速（闪速（FLASH）EEPROM 前面介绍的EEPROM，使用单一电源，可在线编程。但其缺点就是 编程时间太长。尽管有一些EEPROM有页编程功能，但仍感编程时 间长得无法忍受，尤其是在编程大容量芯片时更是这样。为此，人 们研制出新型闪速（FLASH）

21、EEPROM，其容量大、编程速度快， 应用广泛。TMS28F040即为闪速EEPROM一种典型芯片， 3.3 只读存储器（只读存储器（ROM） 3.4 CPU与存储器的连接与存储器的连接 3.4.1 存储器与存储器与CPU连接时应考虑的问题连接时应考虑的问题 1CPU总线的带负载能力 2存储器与CPU连接时的速度匹配问题 3存储器组织、地址分配和片选 4数据线和控制线的连接 3.4.2 存储器设计时存储器芯片的选择存储器设计时存储器芯片的选择 1存储器芯片类型的选择 2存储器芯片容量的选择 3存储器芯片数据线条数的选择根据 3.4 CPU与存储器的连接与存储器的连接 3.4.3 存储器容量的扩

22、展存储器容量的扩展 将若干存储器芯片连在一起才能组成足够容量的存储器子系统，这 就是存储器容量的扩展。一般需要对芯片在位向或字向进行扩展或 者在字、位方向同时都要扩展（称为字位扩展）。根据选择的芯片 规格不同，通常有三种扩展方法。 1位并联法 位并联是指对芯片的位数进行扩充 （即加大字长）以满足对存储单元位 数的实际要求。一般当选择的存储器 芯片是位结构的（即每片是N字1位 结构），即单元数（字数）与所要求 的存储器字数相同，只是位数不满足 要求，这时需在位方向扩展。即用多 片相同规格的芯片在位方向并联起来。 图3-14 位并联方式组成的16K8位RAM 3.4 CPU与存储器的连接与存储器的

23、连接 2字扩展字扩展 字扩展就是当存储器芯片的字长与存储器的字长相同，而容量（单 元数）不满足要求时，则要对芯片的单元数进行扩充，以满足总容 量的要求。例如：用16K8的芯片构成64K8的RAM存储器，这 时由于单个芯片的单元数只有16K，不满足64K的要求，需要在字 方向进行扩展，即用4片16K8的芯片，把它们的地址线、数据线、 读/写控制线分别并联，而片选信号则要单独引出，由地址线的高位 （Al5，A14）通过译码产生各自芯片的片选信号，使4个芯片轮流 被选中。 3字位扩展字位扩展 字位扩展是指在字向和位向都要进行扩展。例如：用字2K4位的 存储器芯片组成8K8位的RAM存储器，就单个芯片

24、来说，无论是 位方向，还是字方向都不满足要求，都要进行扩展。 3.4 CPU与存储器的连接与存储器的连接 3.4.4 存储器与存储器与CPU的引脚连接的引脚连接 1存储器与控制总线的连接存储器与控制总线的连接 8086/8088CPU最小方式下的M/ （8088 为IO/ ）、 和 ， 最大方式下的 、 、 、 等，有时这些控制线也与地址线一 同参与地址译码，生成片选信号。 2存储器与数据总线的连接存储器与数据总线的连接 8086CPU的数据总线有16根，其中高8位数据线D15D8接存储器 的高位体（奇地址存储体），低8位数据线D7D0接存储器的低位 体（偶地址存储体），根据 和A0的不同状态

25、组合决定对存储器 进行字操作还是字节操作。 3存储器与地址总线的连接存储器与地址总线的连接 可把CPU的地址线分为芯片外地址和芯片内地址，片外地址经译码， 作为存储器芯片的片选信号，用来选中所要访问的芯片。片内地址 线直接接到所要访问的芯片的地址引脚，用来直接选中该芯片中的 一个存储单元。 IO MRDWR MRDCMWTCIORCIOWC BHE 3.4 CPU与存储器的连接与存储器的连接 3.4.5 存储器地址的选择存储器地址的选择 微机系统的内存是由多个存储器芯片组成，而CPU在对存储器进行 读/写操作时，只选中一个存储单元，为此，CPU必须进行两级选择 首先要选择存储器芯片，称为片选，

26、然后再从选中的芯片中选择出 一个指定的存储单元，以进行数据的存取，这称为字选。 通过地址译码实现片选的方法通常有三种：线选法、全译码法和部 分译码法。 3.4 CPU与存储器的连接与存储器的连接 1线选法线选法 线选法即线性选择法，是指直接用地址总线的高位地址中的某一位 直接作为存储器芯片的片选信号（ ）；用地址线的低位实现对芯 片的片内选择（寻址）。 【例3-1】对具有64KB寻址空间的某微机系统利用线选法进行4片4K8的芯片扩 展，并给出每个芯片的地址范围。 CS 图3-15 线选法扩展的 16K8位RAM 3.4 CPU与存储器的连接与存储器的连接 2全译码法全译码法 全译码法是指将系统

27、地址总线中除片内地址以外的全部高位地址接 到地址译码器的输入端参加译码，把译码器的输出信号作为各芯片 的片选信号，将它们分别接到存储器芯片的片选端，以实现片选。 【例3-2】利用2-4译码器采用全译码法对由16K8的芯片构成的648的RAM进 行扩展，并给出每个芯片的地址范围。 图3-16 全译码地址选择方式 第1片（=00）：地址范围为 0000H3FFFH； 第2片（=01）：地址范围为 4000H7FFFH； 第3片（=10）：地址范围为 8000HBFFFH； 第4片（=11）：地址范围为 C000HFFFFH。 3.4 CPU与存储器的连接与存储器的连接 【例3-3】假设某一计算机系

28、统共有20条地址线。系统中4片4K存储器芯片的片 选用译码法实现，列出各存储器芯片的地址分配。 图3-17 用译码法实现片选 二进制表示 十六进制表示 A19A18A17A16A15A14A13A12A11 A0A19 A0 芯片（1）000010110B000H0BFFFH 芯片（2）000010100A000H0AFFFH 芯片（3）0000100109000H09FFFH 芯片（4）0000100008000H08FFFH 表3-3 译码法实现片选的地址分配表 3.4 CPU与存储器的连接与存储器的连接 3部分译码法部分译码法 部分译码法是将高位地址线中某几位（而不是全部高位）地址经过

29、译码器译码，作为片选信号，仍用地址线低位部分直接连到存储器 芯片的地址输入端实现片内寻址。该方法实际是线选法和全译码法 的混合方式。部分译码的通常采用的译码器74LS138、74LS139、 74LS154等。 例如：对于一个具有64K8存储空间的存储器系统，现若仅用4片 2K8的RAM芯片，构成8K8的实际存储器，则地址的分配是： 用地址的低11位（A10A0）作为片内地址，剩余的5位高位地址 A15All可作为译码器（设为74LSl38）的输入，以产生4个片选信 号。但是A15A1l这5位地址与74LSl38译码器的连接方式不同，对 应所选择的存储器芯片所占用的地址范围是不同的，而且4个片

30、选 信号从译码器的不同输出端输出，其所选中的芯片的地址范围也是 不同的。 3.5 内存条技术的发展内存条技术的发展 在计算机诞生初期并不存在内存条的概念，最早的内存是以磁芯 的形式排列在线路上，每个磁芯与晶体管组成的一个双稳态电路作 为一比特（BIT）的存储器。后来才出线现了焊接在主板上集成内 存芯片，以内存芯片的形式为计算机的运算提供直接支持。那时的 内存芯片容量都特别小，最常见的莫过于256K1bit、1M4bit， 虽然如此，但这相对于那时的运算任务来说却已经绰绰有余了。 内存芯片的状态一直沿用到286初期，鉴于它存在着无法拆卸更换 的弊病，有鉴于此，内存条便应运而生了。将内存芯片焊接到

31、事先 设计好的印刷线路板上，而电脑主板上也改用内存插槽。这样就把 内存难以安装和更换的问题彻底解决了。 在80286主板发布之前，内存并没有被世人所重视，不过随着软件 程序和新一代80286硬件平台的出现，程序和硬件对内存性能提出 了更高要求，为了提高速度并扩大容量，内存必须以独立的封装形 式出现，因而诞生了“内存条”概念。较为常用的内存条有以下几 种。 3.5 内存条技术的发展内存条技术的发展 3.5.1 SIMM内存条内存条 最初出现在80286主板上的“内存条”，采用的是SIMM（Single In-line Memory Modules，单边接触内存模组）接口，容量为30pin、 25

32、6kb，必需是由8片数据位和1片校验位组成1个bank。因此，一 般见到的30线SIMM都是4条一起使用的。 随即，在1988-1990年当中，PC技术迎来另1个发展高峰，此时 CPU已向16bit发展，所以30pin SIMM内存再也无法满足需求，所 以此时72pin SIMM内存浮现了，72pin SIMM支持32bit快速页模式 内存，内存带宽得以大幅度提升。72pin SIMM内储存单子条容量一 般为512KB-2MB，并且仅要求两条同时使用， 图3-18 30线SIMM内存条式样 图3-19 72线SIMM内存条式样 3.5 内存条技术的发展内存条技术的发展 3.5.2 EDO DR

33、AM内存条内存条 EDO DRAM（Extended Date Out RAM外扩充数据模式存储器）内 存，这是1991年到1995年之间盛行的内存条，它取消了扩展数据 输出内存与传输内存两个存储周期之间的时间间隔，在把数据发送 给CPU的同时去访问下一个页面，故而速度要比普通DRAM快 1530%。工作电压为一般为5V，带宽32bit，速度在40ns以上，其 主要应用在486及早期的Pentium电脑上，如图3-20所示。 图3-20 EDO DRAM内存条 3.5 内存条技术的发展内存条技术的发展 3.5.3 SDRAM内存条内存条 第一代SDRAM内存条为PC-66规范（如图3-21所示

34、），但它很快由于Intel和 AMD的频率之争将CPU外频提升到了100MHz，所以，PC-66内存很快被PC-100 内存取代（如图3-22所示），接着133MHz外频的P以及K7时代的来临，PC- 133规范也以相同的方式进一步提升SDRAM的整体性能，带宽提高到1Gbps以上 （如图3-23所示）。 虽然SDRAM内存已由早期的66MHz，发展到后来的100MHz、133MHz，但仍没 能彻底解决内存带宽的瓶颈问题。为了方便一些超频用户需求，于是出现了PC- 150、PC-166规范的内存条（如图3-24所示）。 图3-21 PC-66 SDRAM内存条 图3-22 PC-100 SDR

35、AM内存条 图3-23 PC-133 SDRAM内存条 图3-24 PC-150 SDRAM内存条 3.5 内存条技术的发展内存条技术的发展 3.5.4 Rambus DRAM内存条内存条 Intel与Rambus联合推出了Rambus DRAM内存条（称为RDRAM内 存条）。与SDRAM不同的是，它采用了新一代高速简单内存架构， 基于一种类RISC（精简指令集计算机）理论，可以减少数据的复杂 性，使得整个系统性能得到提高（如图3-25所示）。 图3-25 Rambus DRAM内存条 3.5 内存条技术的发展内存条技术的发展 3.5.5 DDR内存条内存条 DDR SDRAM（Double

36、 Data Rate SDRAM）简称DDR，也就是 “双倍速率SDRAM”的意思。DDR可以说是SDRAM的升级版本， DDR在时钟信号上升沿与下降沿各传输一次数据，这使得DDR的数 据传输速度为传统SDRAM的两倍。 第一代DDR 200规范并未得到普及，第二代PC-266 DDR SRAM （133MHz时钟2倍数据传输=266MHz带宽）是由P-133 SDRAM 内存条衍生而来，有不少赛扬和AMD K7处理器都在采用DDR 266 规格的内存条（如图3-26所示），其后来的DDR 333内存条也属于 一种过渡（如图3-27所示），而DDR 400内存条成为主流平台的选 配（如图3-2

37、8所示），双通道DDR 400内存条已经成为800 FSB处 理器搭配的基本标准，随后的DDR 533规范则成为超频用户的选择 对象（如图3-29所示）。 3.5 内存条技术的发展内存条技术的发展 图3-26 DDR 266内存条 图3-27 DDR 333内存条 图3-28 DDR 400内存条 图3-29 DDR 533内存条 3.5 内存条技术的发展内存条技术的发展 3.5.6 DDR2内存条内存条 DDR2能够在100MHz的频率基础上提供每插脚最少400Mbps带宽， 且其接口将运行于1.8V电压上，从而进一步降低发热量，以便提高 频率。从JEDEC组织者阐述的DDR2标准来看，针对

38、PC等市场的 DDR2内存条将拥有400MHz、533MHz、667MHz等不同时钟频率， 如图3-30所示。 图3-30 DDR2 533内存条 3.6 硬盘存储器硬盘存储器 硬盘存储器即是磁盘存储器的一个分类，具有存储容量大、数据 传输率高、存储数据可长期保存等特点。在计算机系统中，常用于 存放操作系统、程序和数据，是主存储器的扩充。发展趋势是提高 存储容量，提高数据传输率，减少存取时间，并力求轻、薄、短、 小。硬盘（Hard Disk）是计算机最重要的外部存储设备，其性能直 接影响计算机的整体性能。随着PC的快速发展，硬盘的接口、容量、 转速、磁头等都经历了数次更新换代。 3.6.1 硬

39、盘的组成硬盘的组成 硬盘是一种固定的存储设备，其存储介质是若干个钢性磁盘片，其 特点是：速度快、容量大、可靠性高，几乎不存在磨损问题。目前 常见的硬盘接口有两种，分别是IDE接口和SATA接口。图3-31所示 为硬盘内部示意图。 硬盘作为一种重要的存储部件，其容量决定着个人计算机数据存储 量大小的能力。 硬盘的容量是以MB（兆字节）和GB（吉字节）为单位的。硬盘的 主要组成部件有磁头、盘面与马达等。 图3-31 硬盘内部示意图 3.6 硬盘存储器硬盘存储器 3.6 硬盘存储器硬盘存储器 1硬盘的磁头硬盘的磁头 硬盘内部结构磁头是硬盘中最昂贵的部件，也是硬盘技术中最重要和最关键的一 环。传统的磁

40、头是读写合一的电磁感应式磁头，但是，硬盘的读、写却是两种截 然不同的操作，为此，这种二合一磁头在设计时必须要同时兼顾到读/写两种特性， 从而造成了硬盘设计上的局限。 硬盘磁头的发展先后经历了“亚铁盐类磁（Monolithic Head）”、“MIG （Metal In GAP）磁头”和“薄膜磁头（Thinfilm Head）”、MR磁头 （Magneto Resistive Heads，磁阻磁头）等几个阶段。 20世纪80年代末期IBM公司发明了MR（Magneto Resistive）磁头，这种磁头在 设计方面引入了全新的分离式磁头结构，写入磁头仍沿用传统的磁感应磁头，而 读取磁头则应用了新

41、型的MR磁头。这种磁头在读取数据时对信号变化相当敏感， 使得盘片的存储密度比以往20MB每英寸提高了数十倍。 1991年IBM公司生产的3.5英寸的硬盘使用了MR磁头，从此硬盘容量开始进入了 GB数量级的时代。 1999年9月7日，迈拓公司（Maxtor）宣布了首块单碟容量高达10.2GB的ATA硬 盘，从而把硬盘的容量引入了一个新里程碑。 3.6 硬盘存储器硬盘存储器 2硬盘的盘面硬盘的盘面 硬盘内部是由金属磁盘组成的，分为单碟、双碟与多碟。 目前主流硬盘的盘片大都是由金属薄膜磁盘构成。 除金属薄膜磁盘以外，也有尝试使用玻璃作为磁盘基片的。 3硬盘的马达硬盘的马达 硬盘主轴上的马达控制磁头在

42、盘片上高速工作。马达高速运转时所产生的浮力使 磁头飘浮在盘片上方进行工作。 马达的转速越快，等待存取记录的时间也就越短。普遍使用的硬盘速度已达 7200r/min、10000r/min，甚至15000r/min/。 随着硬盘转速的不断提高，同时也会带来诸如磨损加剧、温度升高、噪声增大等 一系列负面问题。传统的普通滚珠轴承马达无法妥善解决这些问题，于是先前曾 广泛应用在精密机械工业上的液态轴承马达（Fluid Dynamic Bearing Motors） 被引入到硬盘技术中。 3.6 硬盘存储器硬盘存储器 3.6.2 硬盘的分类硬盘的分类 通常，硬盘是按其接口类型来分类的。硬盘接口是硬盘与主机

43、系统 间的连接部件，其作用是在硬盘缓存和主机内存之间传输数据。不 同的硬盘接口决定着硬盘与计算机之间数据的传输速度。目前，硬 盘接口可分为IDE、SATA、SCSI和光纤通道4种。 1IDE硬盘硬盘 目前IDE硬盘在计算机中使用广泛，它的另一个名称为ATA（AT Attachment）。 ATA、Ultra ATA、DMA、Ultra DMA等接口都属于IDE硬盘。它们通过专用的数 据线（40芯IDE排线）与主板的IDE接口相连。 3.6 硬盘存储器硬盘存储器 2SATA硬盘硬盘 SATA（Serial ATA）接口的硬盘又叫串口硬盘，它是当前主流的硬盘接口。 SATA（串行ATA）主要用于取

44、代已经遇到瓶颈的PATA（并行ATA）接口技术。 目前常见的有SATA-l和SATA-2两种标准，对应的传输速率分别是150Mbps和 300Mbps。 图3-33 SATA硬盘接口、数据线与主板上SATA接口的式样 3.6 硬盘存储器硬盘存储器 3SCSl硬盘硬盘 SCSI（Small Computer System Interface，小型计算机系统接口）接口是一种广 泛应用于小型机上的高速数据传输技术。主要应用于中、高端服务器和高档工作 站中。SCSI硬盘通过SCSI扩展卡与计算机连接。 SCSI规范已发展到第6代技术，目前主流的SCSI硬盘都采用了U1tra 320 SCSI接 口，能

45、提供320Mbps的接口传输速率，转数可达1104 r/min以上。 普通计算机中一般都使用IDE和SATA接口的硬盘，SCSI接口的硬盘多用于工作 站或服务器中；而光纤通道由于其价格较贵，故只用在高端服务器上。 3.6 硬盘存储器硬盘存储器 3.6.3 硬盘的几个主要参数硬盘的几个主要参数 1单碟容量单碟容量 一块硬盘是由多个存储碟片组合而成，所谓单碟容量是指硬盘单片盘片的容量， 单碟容量越大，单位成本越低，平均访问时间也越短。 目前主流硬盘的单碟容量在80100GB之间，一些高端硬盘的单碟容量已达到 200GB。 硬盘容量等于单碟容量之和，目前主流的硬盘容量为320GB、500GB等。 2

46、硬盘的转速硬盘的转速 转速是指硬盘内主轴的转动速度，是指硬盘盘片每分钟转动的圈数，单位为rpm。 硬盘的转速越快，硬盘寻找文件的速度就越快，传输速度也就越快。 台式机硬盘有5400r/min和7200r/min两种转速。 3.6 硬盘存储器硬盘存储器 3硬盘的传输速率硬盘的传输速率 传输速率（Data Transfer Rate）硬盘的数据传输率是指硬盘读写数据的速度， 单位为兆字节每秒（MB/s）。 内部传输率（Internal Transfer Rate）也称为持续传输率（Sustained Transfer Rate），内部传输率主要依赖于硬盘的旋转速度。 外部传输率（External

47、Transfer Rate）也称为突发数据传输率（Burst Data Transfer Rate）或接口传输率，它标称的是系统总线与硬盘缓冲区之间的数据传 输率 。 4缓存容量缓存容量 硬盘的缓存是集成在硬盘控制器上的一块内存芯片，用于缓存硬盘内部和外界接 口之间的交换数据。缓存的大小与速度是直接关系硬盘传输速率的重要因素。 目前主流硬盘的缓存容量为8MB、16MB等，一些高端产品的缓存容量甚至达到 了64MB。 5平均访问时间平均访问时间 平均访问时间（Average Access Time）是指磁头从起始位置到达目标磁道位置， 并且从目标磁道上找到要读写的数据扇区所需的时间。 平均访问时

48、间=平均寻道时间+平均等待时间。 硬盘的平均寻道时间（Average Seek Time）是指硬盘的磁头移动到盘面指定磁 道所需的时间。 硬盘的等待时间，又叫潜伏期（Latency），是指磁头已处于要访问的磁道，等 待所要访问的扇区旋转至磁头下方的时间。 3.6 硬盘存储器硬盘存储器 3.7 光盘驱动器光盘驱动器 3.7.1 光盘驱动器的分类光盘驱动器的分类 1CD-ROM 只读光盘驱动器（CD-ROM）是目前使用最广泛的光驱类型，可读取CD和VCD 两种格式的光盘。 2DVD-ROM DVD-ROM既可以读CD光盘，也可读取容量更大的DVD光盘，目前，已成为市 场主流的只读光盘驱动器。 3刻

49、录机刻录机 刻录机可以分为CD刻录机、DVD刻录机以及COMBO。 （1）CD刻录机 CD刻录机不仅可以读取CD光盘，还可以将数据写入CD光盘。可写入数据的光 盘有CD-R和CD-RW，其中，CD-R可进行一次刻录，CD-RW可通过CD刻录机 反复擦写数据。 3.7 光盘驱动器光盘驱动器 （2）DVD刻录机 DVD刻录机不仅可以读取DVD光盘，还可将数据刻录到DVD或CD光盘中，是目 前市场上的主流产品。 （3）COMBO刻录机 COMBO可以刻录CD光盘，还可以读取CD、VCD和DVD格式的所有光盘。 COMBO只能刻录CD光盘，而无法刻录DVD光盘。 3.7 光盘驱动器光盘驱动器 3.7.

50、2 写入、读取和复写速度写入、读取和复写速度 1写入、读取速度写入、读取速度 DVD光盘的标准速度（1X）是1350Kbps，一秒钟内传送的数据量是1350KB， 目前主流的读写速度是16X。 CD光盘的标准读写速度跟DVD光盘是不一样的（CD为1X=150Kbps），每秒钟 的数据量只有150KB（DVD 1X的九分之一）。 CD光驱最高可以达到56X的读取速度，但是对于大部分刻录光驱而言，极限速度 在48X以下；尤其是用DVD刻录机去兼容CD刻录盘时，一般40X的速度就很高了。 2复写速度复写速度 复写速度是指刻录机在刻录可复写的CD-RW或DVD-RW光盘时，对其进行数据 擦除并刻录新数

51、据的最大刻录速度 3.7 光盘驱动器光盘驱动器 3.7.3 DVD光盘的类型光盘的类型 1DVD-R与与DVD+R DVD-R与DVD+R是市面上卖得较多的两种DVD刻录盘。DVD刻录机已能很好地 兼容两者。R是Recordable（可记录）的意思。 2DVDRW RW是Re-Wrltable（可复写）的缩写，它可实现光盘的重复写入/删除数据。 3DVD+R DL与与DVD-R DL DVDR DL（Dual Layer）有两个数据层，容量是8.5GB，而普通DVD只有一个 数据层，容量是4.7GB。常见DVD的格式分为4种，即：DVD-5（单面单层）、 DVD-9（单面双层）、DVD-10（

52、双面单层）以及DVD-18（双面双层）。 4DVD-RAM 在全能刻录机上有DVD-RAM（DVD Random Access Memory，光盘随机存储 器）这个标志。与DVDRW类似，也是一种可复写光盘。所不同的是，DVD- RAM不需要专门的刻录软件便可以直接读写数据（前提是光驱可以支持）。 3.8 高速缓冲存储器高速缓冲存储器 当前微处理器的主频已相当高，这就要求存储器的速度非常高，读 写周期要小于几十毫秒。如果主存全部采用高速的存储芯片组成， 将会使系统的价格高得让人无法接受。高档微型计算机中通常的做 法是用一些高速的静态RAM组成小容量的存储器，称作高速缓冲存 储器Cache，而用

53、廉价的速度稍慢的动态RAM组成大容量的主存， 由高速缓冲存储器和主存构成一个“两级”的存储体系结构。 3.8 高速缓冲存储器高速缓冲存储器 3.8.1 Cache系统基本结构与原理系统基本结构与原理 图3-40 Cache系统基本结构框图 3.8 高速缓冲存储器高速缓冲存储器 设置Cache是利用了程序的局部性原理。在执行程序的某一段时间内，所访问的 程序指令一般集中在一个局部区域内，于是便将当前即将访问的这部分从主存装 入Cache中。当CPU访问主存时，同时将地址送往主存和Cache，若所需访问的 内容已在Cache中，则可直接从Cache中快速读取，即访问Cache命中；若访问 区间的内

54、容不在Cache中，即访问Cache未命中，则从主存中读取，并更新 Cache内容，使Cache内容为当前活跃部分。 在主存Cache存储体系中，所有的程序和数据都在主存中，Cache中只存放由 主存调入的部分程序和数据，内容调入通常是以页为单位。 CPU访问存储器时送出访问主存单元的地址，由地址总线传送到Cache控制器中 的主存地址寄存器MA，主存Cache地址变换机构从MA获取地址并判断该单元 内容是否已经在Cache中，即判别是否命中。当命中时，则将访问地址变换成在 Cache中的地址，然后访问Cache。若地址变换机构判别所要访问的单元不在 Cache中，则CPU转去访问主存，并将包

55、含该存储单元的一页信息装入Cache。 若Cache已被装满，则需要在替换控制部件的控制下，用新页替换Cache原来的 某页信息，采用的替换算法体现在替换控制部件中，由硬件逻辑完成。 3.8 高速缓冲存储器高速缓冲存储器 3.8.2 地址映像方式地址映像方式 为了把信息装入Cache中，必须应用某种函数把主存地址映像到Cache中定位， 称作地址映像。当信息按这种映像关系装入Cache后，执行程序时，应将主存地 址变换为Cache地址，这个变换过程成为地址变换。 1全相联映像方式全相联映像方式 从主存中将信息调入Cache通常是以“页”为单位进行的。 该方式允许主存中的每一个页面映像到Cach

56、e中的任何一个页面位置上，也允许 采用某种置换算法从已占满的Cache中替换出任何一个旧页面。 2直接映像方式直接映像方式 直接映像方式与全相联映像方式相比，地址变换机构存储的信息量大大减少。 该方法将Cache的全部存储单元划分成固定的页，主存先划分成段，段中再划分 成与缓存中相同的页。 规定缓存中各页只接收主存中相同页号内容的副本，即不同段中页号相同的内容 只有一个能复制到缓存中去。 3级相联映像方式级相联映像方式 它将高速缓存分成若干个组，每组包含若干个页面，组内采用直接映像，而组与 组之间采用全相联映像，从而允许不同段中相同页号的内容能存放在Cache内不 同的组中。 3.8 高速缓冲存储器高速缓冲存储器 3.8 高速缓冲存储器高速缓冲存储器 3.8.3 替换算法替换算法 当Cache内容刚更新时，访问命中率较高。随着程序执行，访问频繁地区将逐渐迁 移，使命中率下降。 当CPU访问Cache没命中时，需从主存调新页进入Cache，若Cache中相应位置已 被信息占满，那么就必须去掉旧页。 这