组合逻辑电路要点

1、数字电子技术讲稿54第四章组合逻辑电路组合逻辑电路结构：p56xx2xnfm fm组合逻辑电路图4-1组合逻辑电路由门电路构成无反馈图中：输入变量为 xi,x2,xn ,输出函数为fi,f2,fm,fi - fi (xi , x2 ,xn ) 04. 1组合逻辑电路的分析找出给定逻辑电路输入和输出之间的逻辑关系，并指出电路的逻辑功能 分析步骤： 根据给定逻辑电路，逐级推导出输出端逻辑表达式。 根据输出函数列出输出函数真值表。逻辑功能描述。【例4-2】分析图4-3 (a)所示逻辑电路，指出该电路的逻辑功能.ai + bi *=i tr=i& 13abo全加器图4-3解：函数表达式:(a)一位全加

2、器(b)全加器符号本位和si = a二bi二g向高位进位 ci .1 = (a 二 bi) *cia *bi函数真值表（表4-2p57）abicici书si0000000101010010111010001101101101011111 功能分析：一为全加器!注意：半加器的真值表和电路半加器真值表（表4-3）:abici书si0000010110011110半加器逻辑电路图如下（图4-4）:absc+1图4-4半加器逻辑电路函数表达式：g 1 = a 二 bi思考题：如何构成一个四位二进制加法电路?4. 2组合逻辑电路设计p58设计过程：命题真值表简化电路实现逻辑概念清楚正确确定真值表根据具体

3、情况实际检验或较抽象最大或最小项表达式门和门种类少设计正确？功耗和速度【例4-3 设计一个一位全减器p59解：命题分析。1101. 01被减数-1001. 11减数一oqil 10 低位借位an 全 |a dn 本位差bn ）减0 t器一ab+1向前借位图4-5 全减器框图及ks列真值表。anbncncn书dn00010000111010110111010001101001100011111选器件：用非门，异或门，与或非门实现注意：用与或非门实现时从 cn书和dn和入手图4-5用与或非门实现全减器的ks求函数表达式。dn =a bn cna b0。a b0ca bcni =bn *cn a *

4、bn 人。可得原函数表达式：dn = a；.b； .c； an *bn .cn 人 bn .g 人.b。cni =b7*g an 西 an * c；注意：如果用异或门实现，函数表达式如下：cnidn =8二 bn 二 cn=an *bn *cn a *bn *cnbn *c=an（bn 二 cn） bnc = an（bn 二 cn）由c 画逻辑电路。p60图4-6 全减器逻辑图【例4-4】设计将8421bcds转换为余3bc则分析题意，列真值表。a b c de3e2e1e00 0 0 000110 0 0 101000 0 1 001010 0 1 101100 1 0 001110 1 0

5、 110000 1 1 010010 1 1 110101 0 0 010111 0 0 111001 0 1 0xxxx1 0 1 1xxxx 11 1 0 0xxxx1 1 0 1xxxx1 1 1 0xxxx1 1 1 1xxxx画卡诺图，求输出函数abcda e3a e2a e1a e0(a)码制转换框图图4-7 框图及k0e1(b)cdaboo0iiii0000:t、t hx001i0x,g * * a f iii中0xix-10i0x；xe2cdab000iiii000dixv0i00x0ii00xxi03 2 3 my3ry5y6用忿a 8译码输出图4-i6 二-十进制译码器3.

6、显本译码器vccd cb 一a一rarg=5i0图4 - i7数字显示译码器电路be七段译码器p69gadodid2n- 1数据选择器tttao ai an-i图4-18数据选择器及等效开关f图4-19四选一逻辑符号表4-12 bcd七段译码器真伯:表p69dcbafafbfcfdfefffgw0000111111000001011000010010110110120011111100130100011001140101101101150110101111160111111000071000111111181001111101194. 3. 3数据选择器四选一数据选择器（电路p70）表4-13

7、 四选一 mux功能表ea1a0y000d0001d1010d2011d31xx0当e =0时，输出y的表达式为：3y = aa0*d0 + a1*a0d1+a1*a0*d2+ a1.a0*d3 =mi*di(4-13)i =0还可以矩阵的形式表示:表4-14 8选1 mux功能表eaiaa1yixxx00000d00001d10010d20011d30100d40101d50110d60111d77、二、mi di =(a2aia0)m(d0did2d3d4d5d6d7)t i =0y =(aa *a0 a *aoa1 *a0)-ddid2= (aa)m(d0drd3)t八选一数据选择器逻辑

8、符号：图4-20八选一 mu延辑符号p71功能表:输出表达式:1 .数据选择器的应用 作数据选择器，实现多路信号分时传送（注意为数字信号）实现组合逻辑函数。实现串并变换。产生序列信号。实现组合函数。【例4-6】用8选1实现函数:f(a, b,c) =ab ab cf(a,b,c) - ab ab c - m(1,2,3,4,5,7)一个8选1数据选择器的输出表达式为：7ymidi = m0d0m|dm?d2m3d3m4d4m5d5m6d6m7d7i卫解：令a2 aa = abcydodic2d3d4c5d5d图4-22 例4-6函数f的实现电路函数的实现电路如下:a2a1a0注意：变量所接位置

9、；十六选一可方便实现四变量的逻辑函数 【例4-7】用4选1实现函数：f(a,b,c) =a *b *c a*b *c a *b *c a*b *c解：(代数法)令aao = ab f = a *b(c c) a ,b ”c) a*b *(c) a*b*(0)得：do =1 ; d1 =c ; d2 =c ; d3 =0。实现电路如下：abc例4-7函数f 的实现电路【例4-8】用8选1实现函数:f(a,b,c,d) =、. m(0,4,5,7,9,12,13,14)解：（卡诺图法）令 a2 a1ao = abc画函数的卡诺图:-1 : in 11g !；1*io11i-117 r. 0汗 11

10、, .1100 0:1 i .r000011110abcd 00 0111 10卡诺图求di图4-25 例 4-8(a)在卡诺图上可求得di :d0 = dd2 =1d3 = dd4 = dd5 =0d6 =1d7 = d实现电路如下：图中的（a)a2a1defa0d0d1d2d3d4d5d3d7图 4-26例4-8函数f的实现电路令 a2 a1ao = acd 时,由下面卡诺图可求得di :（实现电路在上）d0 =1d1 = bd2 =0d3d4 = bd5 =1d6 =bd70001111011-一 =;1*.- 0；1110h k p e1;01)0000 0.一abcd、00 0111

11、 10卡诺图求di图4-25 例 4-8(b) 实现串并变换和产生序列信号的电路如下:a2aiad0did2dd4dd3d7ttttpftt0 10 0 1111用并变换和序列信号产生电路 串并变换：当 abc 由000-001 010一 111变化一次，将在 f端 获得串行信号01001111 （低位在前发送）。 序列信号产生：当 abc由000-001 010一 11g000不断循环变化，将在f端获得序列信号0100111 0100111。2.数据选择器的扩展p75可利用允许端，再适当加门电路来扩展。图4-27双4选1扩展为8选1 （下图）。图4-28 五个4选一扩展为16选1 （p75）

12、a1a0a1a a0e do di d2 d3e do di 6 d3上 8a 6 比a 庆图4-27双四选一扩展为八选4. 3. 4数据分配器1.逻辑符号i允许端据 输 入 端y0ai aoyoy0yo据 输 出 端图4-29 1-4demux2.功能表 表4-15 1 4 demux功能表ea1aoyo丫1y2y31xx1111oood111oo11d11o1o11d1o11111d3 .输出函数表达式：当e = 0时，y =dmi ;当e=1时，y=14 .用译码器实现多路分配器yo%y2qy4y5y6y77 4ls138ab白etet/2a/0o-1151 一二 101图4-3o译码器

13、实现多路分配5 .多通道数据分时传送（注意：同步问题）8- 1数据y选择器a ai aoabc图4 - 31多通道数据分时传送4. 3. 5数码比较器对两个位数相同的二进制数进行比较。1 .逻辑符号来自低位比较器比较数据输入cabca=bcab pa=b pab a=b abcabpab3xxxxxx100a3b2xxxxx100a3=b3a2b1xxxx100a3=b3a2 = b2a1boxxx100a3=b3a2 = b2a1=b1aoboxxx010a3=b3a2 = b2a1=b1ao=bo100100a3=b3a2 = b2a1=b1ao=bo010010a3=b3a2 = b2a

14、1=b1ao=bo0010014. 3. 6加法器1.四位串行进位加法器lbn图4 - 35四位串行进位并行加法器注意：运算逐级完成，延迟较大，运算速度慢。2 .四位超前进位加法器(74ls283) p78图4-35 (a)四位超前进位加法器超前进位产生器等不作要求，有规模更大更新的可选产品3 .加法器实现余3码到8421bcd码的转换 p79注意：算法为：余3码+13 - 8421bcd码（进位丢失），电路如下:ab r 电*ixs4弗。由a日 ib 上日码图4-36余3码到8421bc码转换4 .用四位加法器（二进制）实现 8421bcd加法器算法： 考虑了低位来的进位，bcd加法器和的范

15、围为0-19。在二进制运算后：如有进位（和最大为 3）,则应在和上加6;如 无进位，但和大于等于10,也应在和上加6;在此两种情况下， 8421bcd加法的进位应为1。8421bcd加法进位函数表达式为：（需在二进制和加6的函数）。进位 c =c4 s3s2 s3sl实现电路如下：四位加法器四位加法器图 4-37 一位 8421bcd 口法器f=ab+ac 竞争与冒险现象示例24. 4组合逻辑电路中的竞争与冒险p 811 .竞争与冒险在组合电路中，某一输入变量经不同途径传输后，到达电路中某一会合点的 时间有先后，这种现象称为竞争。由于竞争而使电路输出发生瞬时错误的现 象称为冒险。 竞争与冒险现象示例 1当 b=c=1 时 f=a+a=i(a)图4-38竞争与冒险现象示例1 p81图4-38竞争与冒险现象示例2 p812 .竞争与冒险的识别 代数法：当函数在一定条件下出现f=x+x或f=xx的形式。卡诺图法:ab001fc 11: b a . 0: 1 001ab；00 0111 10(a) f=ab+ac00:1:0:1ii0001(b) f=ab+ac+bc00 01