4位加法器设计课程设计

1、电子设计技术课程设计4位加法器设计姓 名： 学 号： 专 业： 电子信息工程 班 级： 指导教师： 2012年11月 9日东华理工大学长江学院目录eda的概念一 、概述1.1目的与要求1.2设计环境quartus简介二、4位加法器设计实现过程2.1 半加器的设计2.2 一位全加器的设计2.3 四位全加器的设计三、收获与心得体会四、参考文献eda简介eda的概念eda技术就是以计算机为工具，设计者在eda软件平台上，用硬件描述语言hdl完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。eda是电子设计

2、自动化（electronic design automation）的缩写，在20世纪90年代初从计算机辅助设计（cad）、计算机辅助制造（cam）、计算机辅助测试（cat）和计算机辅助工程（cae）的概念发展而来的。 eda代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（asic）实现，然后采用硬件描述语言（hdl）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。现在对eda的概念或范畴用得很宽。包括在机械、电子、通信、航空

3、航天、化工、矿产、生物、医学、军事等各个领域，都有eda的应用。目前eda 技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到eda技术。本文所指的eda技术，主要针对电子电路设计、pcb设计和ic设计。eda 设计可分为系统级、电路级和物理实现级。利用eda工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出ic版图或pcb版图的整个过程在计算机上自动处理完成。现在对eda的概念或范畴用得很广。包括在机械、电子、通信、航空航天、化工、矿产、

4、生物、医学、军事等各个领域，都有eda的应用1。目前eda技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到eda技术。本次毕业设计课题实现的核心技术即为eda相关技术。quartus简介quartus是altera公司提供的fpga/cpld集成开发软件，altera是世界上最大的可编程逻辑器件供应商之一。 quartus在21世初推出，是altera全一代fpga/cpld集成开发软件max+plus ii的更新换代产品，其界面友好，使用便捷。在quartus上可以完成设计输入、hdl综合、布新布局(适配)、仿真和

5、选择以及硬件测试等流程，它提供了一种与结构无关的设计环境,使设计者能方便地进行设计输入、开始处理和器件编程。quartus提供了完整的多平台设计环境，能满足各种特定设计的需求，也是单片机可编程系统(sopc)设计的综合环境和sopc开发的基本设计工具，并为altera dsp开发包进行系统模型设计提供了集成综合环境。quartus设计完全支持vhdl、verilog的设计流程，其内部嵌有vhdl、verilog逻辑综合器。quartus与可用利用第三方的综合工具(如leonardo spectrum、synplify pro、fpga complier ii)，并能直接调用这些工具。同样 qu

6、artus具备仿真功能，同时支持第三方的仿真工具(如modelsin)。此外， quartus与matlab和dsp builder结合，可用进行基于fpag的dsp系统开发，是dsp硬件系统实现的工具eda工具。一 、概述1.1目的与要求1.11 eda课程设计（注：eda即电子设计自动化，electronics design automation）是继模拟电子技术基础、数字电子技术基础、电子技术基础实验课程后，电气类、自控类和机械工程类等专业学生在电子技术实验技能方面综合性质的实验训练课程，是电子技术基础的一个部分，其目的和任务是通过一周的时间，让学生掌握eda的基本方法，熟悉一种eda软

7、件（maxplus2），并能利用eda软件设计一个电子技术综合问题，并在实验板上成功下载，为以后进行工程实际问题的研究打下设计基础。通过课程设计使学生能熟练掌握一种eda软件（max+plus或quartus7.2）的使用方法，能熟练进行设计输入、编译、管脚分配、下载等过程。1.12 通过课程设计使学生能利用eda软件（max+plus或quartus7.2）进行至少一个电子技术综合问题的设计（内容可由老师指定或自由选择），设计输入可采用图形输入法或vhdl硬件描述语言输入法。1.13 通过课程设计使学生初步具有分析、寻找和排除电子电路中常见故障的能力。1.14 通过课程设计使学生能独立写出严

8、谨的、有理论根据的、实事求是的、文理通顺的字迹端正的课程设计报告。1.2设计环境二、4位加法器设计实现过程 xnynfncn00000110101011012.1半加器的设计2.1.1一位半加器真值表 表3-1一位半加器真值表2.1.2一位半加器原理图：在max+plus ii工具软件的元件库中已经有与门、或门、与非门和异或门等元件，在设计中可直接调用这些元件，实现电路设计。其原理图如下：图1 半加器原理图双击原理图的任一空白的处，会弹出一个元件对话框。在 name 栏目中输入元件名称（英文） ，我们就得到一个元件门。例如and2(二输入端的与门)、xor(异或门)、vcc(电源)、input

9、(输入)和output(输出)等。2、编辑半加器的原理图半加器逻辑电路图如图1所示，它由1个异或门和1个与门构成，in1、in2是输入端，led1是和输出端，led2是向高位的进位输出端。在元件选择对话框的符号名“symbol name”栏目内直接输入xor，或者在“symbol files”栏目中，用鼠标双击“xor”元件名，即可得到异或门的元件符号。用上述同样的方法也可以得到与门及输入端和输出端的元件符号。用鼠标双击输入或输出元件中原来的名称，使其变黑后就可以进行名称修改，用这种方法把两个输入端的名称分别更改为“in1”和“in2”，把两个输出端的名称分别更改为“led1”和“led2”，

10、然后按照图1所示的半加器逻辑电路的连接方式，用鼠标将相应的输入端和输出端及电路内部连线连接好，并以“22.bdf”(注意后缀是bdf)为文件名，存在自己建立的工程目录f:22内。进行存盘操作时，系统在弹出的存盘操作对话框中，自动保留了上一次存盘时的文件名和文件目录，不要随意单击“ok”按钮结束存盘，一定要填入正确的文件名并选择正确的工程目录后，才能单击“ok”按钮存盘，这是上机实验时最容易忽略和出错的地方。 3、编译设计图形文件4、生成元件符号 5、功能仿真设计文件仿真，也称为模拟(simulation)；是对电路设计的一种间接的检测方法。对电路设计的逻辑行为和功能进行模拟检测，可以获得许多设

11、计错误及改进方面的信息。对于大型系统的设计，能进行可靠、快速、全面的仿真尤为重要。 建立波形文件进行仿真时需要先建立仿真文件。在max+p1us ii环境执行“file”的“new”命令，再选择弹出的对话框中的waveform editor fi1e项，波形编辑窗口即被打开。 输入信号节点 在波形编辑方式下，执行“node”的“nodes from snf”命令，弹出输入节点“enter nodes from snf”对话框，在对话框中首先单击“list”按钮，这时在对话框左边的“available nodesgroups” (可利用的节点与组)框中将列出该设计项目的全部信号节点。若在仿真中只

12、需要观察部分信号的波形，则首先用鼠标将选中的信号名点黑，然后单击对话框中间的“=”按钮，选中的信号即进入到对话框右边的“selected nodesgroups”(被选择的节点与组)框中。如果需要删除“被选择的节点与组”框中的节点信号，也可以用鼠标将其名称点黑，然后单击对话框中间的“=按钮。节点信号选择完毕后，单击“ok”按钮即可。 设置波形参量在波形编辑对话框中调入了半加器的所有节点信号后，还需要为半加器输入信号in1和in2设定必要的测试电平等相关的仿真参数。如果希望能够任意设置输入电平位置或设置输入时钟信号的周期，可以在options选项中，取消网格对齐snap to grid的选择(取

13、消钩)。 设定仿真时间宽度 在仿真对话框，默认的仿真时间域是10s。如果希望有足够长的时间观察仿真结果，可以选择“file”命令菜单中的“end time”选项，在弹出的“end time”对证框中，填入适当的仿真时间域(如50s)即可。 加入输入信号为输入信号in1和in2设定测试电平的方法及相关操作如教材图2.1.3所示，利用必要的功能键为in1和in2加上适当的电平，以便仿真后能测试led1和led2输出信号。 波形文件存盘以“22.vwf”(注意后缀是vwf)为文件名，存在自己建立的工程目录f:22内。在波形文件存盘时，系统将本设计电路的波形文件名自动设置为“22.vwf”，因此可以直

14、接单击确定按钮。 进行仿真波形文件存盘后，执行“max+p1us ii”选项中的仿真器“simulator”命令，单击弹出的“仿真开始”对话框中的“start”按钮，即可完成对半加器设计电路的仿真，可通过观察仿真波形进行设计电路的功能验证。半加器波形显示如下图：图2 半加器波形2.2 一位全加器的设计1、编辑一位全加器的原理图一位全加器可以用两个半加器及一个或门连接而成。其原理图如图1所示。在quartus7.2图形编辑方式下，在用户目录中找到自己设计的半加器元件22，并把它调入原理图编辑框中（调入两个），另外双击原理图的任一空白的处，会弹出一个元件对话框。在 name 栏目中输入元件名称（英

15、文） ，我们就得到一个两输入端的或门，并加入相应的输入和输出元件，按照图1所示电路连线，得到1位全加器电路的设计结果。电路中的in3和in4是两个1位二进制加数输入，in5是低位来的进位输入，led4是和输出，led3是向高位进位输出。2、设计文件存盘与编译完成1位全加器电路原理图的编辑后，以33bdf为文件名将1位全加器电路原理图设计文件保存在工程目录中，“.bdf”表示图形文件。进行存盘操作时，系统在弹出的存盘操作对话框中，自动保留了上一次存盘时的文件名和文件目录，操作者不要随意单击“ok”按钮结束存盘，一定要填入正确的文件名并选择正确的工程目录后，才能单击“ok”按钮存盘，这是初学者上机

16、实验时最容易忽略和出错的地方。图3 一位全加器原理图3、仿真设计文件在quartus7.2波形编辑方式下，编辑33vwf的波形文件，并完成输入信号in3、in4和in5输入电平的设置。波形文件编辑结束后也要将波形文件保存在工程目录中，在存盘操作时，系统会自动将当前设计的文件名作为波形文件名，并以.vwf为文件类型(例如1位全加器的波形文件是33.vwf)，所以操作者可以直接单击“ok”按钮结束波形文件的存盘操作。波形文件存盘后，执行启动仿真器“simulator”命令开始仿真，可通过观察仿真波形进行设计电路的功能验证。一位全加器波形如下图4：图4 全加器波形图2.3 四位全加器的设计四位加法器的设计中，全加器成为底层文件a0、a1、a3、a4、a5、a6、a7、a8 是8个4位二进制输入端，a2是低位来得进位输入端，t（03）是4位和输出端，t4是向高位进位的输出端。原理图如图5所示。图5 四位加法器原理图图6 四位全加器波形10三、心得体会通过本次课程设计，我加深了对所学知识的理解，并对某些