LVS验证的试验指导

1、第五章 物理验证（一）教学内容1物理验证的概念； 2主流物理验证工具介绍；Calibre 是 Mentor Graphics 的 IC 版图验证软件，此软件包括设计规则检查（ DRC ）、 版图与原理图一致性检查（LVS）、电气规则检查（ERC）、及版图寄生参数萃取（LPE） 等验证功能。其操作界面主要分为图形模式（GUI）（graphical user interface） CalibreInteractive 与指令模式（ Command Line ） ，其中图形模式可以单独启动，亦可与 Virtuoso 等软件相连接，其操作界面皆相同。本章我们主要研究图形模式。3. 主要术语SVRF-S

2、tandard Verification Rule Format （标准的检查文件）RVE-Results Viewing Environment （显示结果用的环境窗口）SVDB-Standard Verification Database （LVS results）DRC-Design Rule Check （设计规则检查）ERC-Electrical Rule Checking （电气规则检查）LVS-Layout Versus Schematic （版图原理图一致性检查）LPE-Layout Parasitic Extraction （版图寄生参数萃取）第二节 LVS 版图与原理图的一

3、致性4. Calibre LVS 简介Calibre LVS 是一个出色的版图与线路图对比检查工具，具有高效率、高准确度和大容 量等优点。 Calibre LVS 不仅可以对所有的 “元件 ”进行验证，而且还能在不影响性能的条件 下，处理无效数据。主要表现在以下几个方面：（1）运行模式快捷方便： Calibre LVS 有两种运行模式，即命令行模式和界面模式（Calibre Interactive-LVS） 。采用命令行模式可以快速输入控制命令， 快速运行， 其结果精确 稳定。 Calibre Interactive-LVS 能够自动选择验证正被编辑的单元，并且能够选择所有的 Calibre

4、运行时间选项以及标准文件的规范。该验证技术，允许用户选择特定标准文件以及 独立规则和规则组的任何子集。 GUI 可控制普通使用的 LVS 选项，并记录运行设置过程。 当采用修改控制或冻结标准文件时，它可将运行配置数据传给 Calibre 。其界面友好，使用 方便。我们在做 LVS 过程中，对于规模较小的模拟电路和数模混合电路，一般采用方便的 图形界面模式 （Calibre Interactive-LVS） 进行对比检查，这样可以在启动 RVE 后，对照 LVS 结果文件和版图， 将电路 （或者网表 ）和版图直接对应起来检查， 非常方便； 对于大规模的 SoC 电路， 由于命令行方式输入简单直接

5、，运行速度更快，运行结果稳定精确，这次就采用了命令行方式来运行 LVS ，获得了极大的成功。（2）多种比较方式可选： Calibre LVS 可以进行版图与电路图 （layout vs shematic） 和网表与网表 （netlist vs netlist） 的方式对比检查，还可以单独从版图提取网表。而且，通过 v2lvs 命令，可以将自动布局布线所产生的 verilog 网表转换成 spice 网表，然后与自动布局布线 的版图进行对比，操作简单方便，结果精确。由此可见，可以根据不同需要，在LVS 验证过程的不同阶段，灵活地选择比较方式，以获得最有效的运行和最佳的结果。（3）侦错方便快捷：当

6、运行完 LVS 后， Calibre LVS 会产生一个结果报告，明确指出出错类型和数目，并且可以对层次化中的每个模块都有一个完整的LVS 报告，简单明了。这个报告还能明确指出短路 （特别是电源和地短路的情况 ）、开路、浮空或孤立的 nets、 pin s 以 及软连接等问题。 Calibre LVS 还能产生一个详细的结果数据库，其中包括原理图网表、从 版图抽取的网表、 结果报告、 版图中的器件及连接关系等。 这样通过 RVE 来读取这些数据， 就可以在版图和网表中准确地 Highlight 有错误的地方 （图 1）。由此可见， Calibre LVS 所产生的结果文件结构清晰，又可以通过

7、RVE 来准确定位，能有效地帮助用户快速地消除错误以降低设计风险， 这在我们项目的开发过程中得到了完全 的体现。由于时间紧迫，致使后端设计的时间相当紧张，正是 Calibre LVS 能准确无误、快 速地查出短路、开路、浮空或孤立的网络、引脚、软连接等问题，还能很好地识别晶体管、 门级电路和模块级电路，才使得我们按时地完成了百万门级的信息安全SoC 的设计。在反复使用 Calibre LVS 的图形界面的运行方式和命令行方式过程中，发现Calibre LVS 图形界面的运行方式方便快捷，但是其稳定性不如命令行方式好，若能加以改进，则能进一步 提高验证精准度。5物理验证的流程；APRSpice

8、网规则文件、/LVSLVS错误差异报告J确定报告来自于差错报告Calibre/ J提取的网表LVS 错误数据库/ SVDBJRVE+VLE 版图编辑器J手工修改版图注：从APR工具实现的版图中提取（extract）出一个网表。将这个提取出的网表与 APR 工具要实现的网表比较，它们应该相同。 如果两个网表不一样，这时手工修改版图，使之与要实现的网表相一致。6. 准备工作：（1）为什么要做 LVS ？ LVS 作了些什么？APR （Automatic place and Route） 自动布局布线工具作出的版图，基本上是正确的。但 是，不能保证 APR 工具是绝对正确的，也就是说， APR 工具

9、可能会出错。为了发现并改 正 APR 工具布线的错误，需要做 LVS。另外，从版图中提取电路图，同样需要验证电路图与版图的一致性。LVS 的目的就是证明版图的逻辑与网表是一致的， APR 将网表实现成了版图，现在 LVS 要证明这个实现是正确的。（2）下面是一个简单的 calibre LVS Rule File ，右边后内容是对它的解释。LAYOUT SYSTEM GDSII 指定 layout 的格式为 gds LAYOUT PATH “ /user/joeb/proj/layout/ictr 指定版”图的路径 LAYOUT PRIMARY CalibreM 版图的 top cell SOU

10、RCE SYSTEM SPICE 指定 source 的格式为 spice 网表 SOURCE PATH“ /user/joeb/proj/logic/ictr sourc”e 的路径 SOURCE PRIMARY CalibreM source 的 top cellMASK RESULTS DA TABASE CalibreM.db # LVS 的结果保存文件，将来指导改正版图LVS REPORT CalibreM.rpt # report 文件layer PWELL 1#读入版图的各层信息layer OXIDE 2layer RES 3layer POLY 4layer NPLUS 5la

11、yer PPLUS 6layer CONTACT 7layer METAL1 8layer VIA 9layer METAL2 10chip = exte ntnsub = chip not pwell # 进行 layer operation。gate = oxide and polysd = oxide not polyn gate = gate and n pluspgate = gate and ppluspsd = sd and pplusnsd = sd and n plussdm = pplus or n plusconnect psd pwell # 定义连接关系connect

12、 nsd n subconnect metall poly nsd psd by con tactconnect metal2 metall by viadevice mn ngate poly nsd nsd pwell 0# 提取 nmosdevice mp pgate poly psd psd nsub 0 # 提取 pmosCalibre根据这个Rule File提供的信息，首先从版图中提取出一个网表，再将这个网表与 APR要实现的网表进行比较，判断APR生成的版图是否正确。7具体操作：Virtuoso* Schematic Edits ng； LVDSand:Sel:O Status

13、: ReaTools Design V/indow Edit Aid Check SI AMS Opts.Design Synthesis nivnHoorplaii/SchemaUcs Hierarchy fdftarSlulus： tRiwrlyNub导 加i*|間衬 ViffcAlinL 3111 却 4nyl4MM 呛弭血Ourigo .ldiF；iiry.uni-fcpl iArqcmEDit孚亠亠号”.leffwTTiUw -B,LEWT Slinwli ”Mvw弓 5iiiriuUiibiih I fcl .“；弘艰討in川诜DQ*SEffvwtirwwn i*routputsK

14、ae-Val-ne-rBiEwfSiqpaa 丄TaIeu!- P专门建立一个新的文件夹用于此次LVS。将Rule File拷贝至此文件夹。从版图中导出GDS文件至此文件夹下，操作同DRC时导出版图，亦可在Calibre DRC 图形界面中选择从当前版图中导出GDS文件。利用Analog Environment中的hspiceS从电路图中导出网表。下面是导出网表的图示。在 Simulator 中选择 hspiceSM1111心冗脅4 忙 a A.也口 Em I i id巴广tUh C Lhm*iiLar: 口产亡曲Skoth SUfiVi.reftj|R5 Oulfvts Wiuilwn 姑粘

15、皿怔 lo fliwvtMWnNM ih呼-m爾 T；CmVi?*FtEi士 帥蝕UUJUlLh-f eVali% k丄口上 x franzh14呷-HE 伸mre：1luqu将电路图网表拷贝至你所建立的新目录scj_lvs中与*.gds和rule file放置在一起，此时要修改电路图网表的内容，使其与layout有相同的model name，以及把VDD!等的惊叹号去掉，以保持与 layout网表的一致性。（二）实验内容1启动LVS方法（三种方法启动图形界面）在版图的Calibre菜单下点出 RUN LVS命令在命令窗口里输入calibre -gui启动calibre GUI,再选择LVS直

16、接在命令窗口里输入calibre -gui -IvsiLQjid 耳Filenwiei File PanHik rifftw.mvtii卍*卅31勺血1 FW-rK*t1.tlRtt.Mil2. Run set LVS时需要填入的一些设置，方便于下次RUN。第一次由于没有，所以就选择New Ru nset ,等第一次 RUN完后，可以将填入的设置存成一个Run set File。再RUN LVS上面的窗口中，可以看到 Rules与In puts两个命令是红色的，表示RUN LVS需你设置的。3. 点击 Rules命令，在 Calibre LVS Rules File 的命令行里输入用来做LVS

17、检查的文件（SVRF）,这个文件里包括了一些层次及器件的定义等。在Calibre LVSun Directory里输入你要 RUN LVS的路径，建议建一个专门的目录。可以看到这时Rules已经变成绿色，表示Rules里设置完成了。每个命令行后面的可以帮助你选择文件。CAbbre Interacl rwe * ntm LW S4. 点击In puts命令，如果选择 Layout vs Netlist ,则在Layout命令行里输入你要检查的版图的GDS，假如你已经当前版图输出 GDS 了，可以输入已经生成的 GDS。假如你还 没有输出 GDS，可以选下面的 Import layout data

18、base from layout viewer 设置，这样 Calibre 在 Run LVS时就先把当前的版图输出 GDS，名字就是你上面输入的 GDS名。 Primary Cell的命令行里就是当前的顶层单元名。 Layout Netlist的命令行里填入版图提取出SPICE网表的名称。t Intfriict ivta PAR LV$* MersTfiteBlfist匸古吹匚Plip-rtsLiyiWt Vf# Narit?1 w4Ai=t 昨HriijriLfWl | 4-Ci| |1l-sSIWE-rlprF 枉|h|AronaCLL4II _| Ethi la-youl wwrinE

19、IOf OlW1Lfr.niH 曜咄 iny rHu如果选择 Netlist vs Netlist，此时layout选项中的Files不可选，则必须已经有了 layout的网表，在 Layout Netlist命令行里填入layout网表的名称。如果选择Netlist Extraction ,贝U只从layout中抽取出网表，不与电路图网表进行比对。 Primary Cell的命令行里就是当前的顶层单元名，与上面Layout vs Netlist时相同。Layout MeWst H-Ce |亍弼 山6网2 PH.喇+” | UrwHqIEsI Fgrm*t； 4- 3PICE_J Import

20、 netlist trnm 生匚heEatuc viewerIFMmary CeN： |.I在Files命令行里填入逻辑网表。可以选择从电路图中自动导出，此电路图应与当前版图在同一个Library里的同一个Cell里，自动导出的网表为cdl格式。通常利用 Import自动产生 Source netlist 后，其 device的 model name 会与layout不 匹配，因此常需要自行修正。Primary Cell里填入逻辑的顶层单元名。使用hspice格式的网表时，由于其顶层单元不包括.subckt语句，所以就用”填入。因为填“.时，LVS只读取.subckt语句之外的内容。Ijnou

21、l Mvtlnl. H-( fillsb orLLVS Optio ns在 Options 里的 Supply 选项里选中 Abort LVS on power/ground net errors,这个选项的 目的是当电源地短路时中断LVS.如果出现电源地短路，再RUN LVS时就不选这个选项，这样LVS就不会中断并且会报出电源地短路的地方。但是不选这个选项会RUN很长时间，所以一般都会选上这个选项。在Power nets和Ground nets两个命令行里分别输入电源地的名称。一般rule file里已经写好了， load rule file 或run set file时自动会填在这里面。在

22、Report选项里的LVS Report Options 里选中S选项。这样在 LVS Report File 里 会输出详细的软连接的冲突。软连接（soft connect）是将电位单向由上传至下层的layer,以用来检查是否有不同电压准位透过底层连接，或是上层电位是从底层传递过去的。在 Gates选项里选中 Recognize all gates选项，目的是 Calibre LVS 能以所有的逻 辑门（与非门、倒相器、或非门、与或非门等）为单元来比对。选中Recognize simple gates，只能以基本的逻辑门（倒相器、与非门、或非门）比 对。选中Turn gate recogni

23、tion off时，LVS将以单管为单位来比对。当你允许逻辑门的 输入可以互换时选前两个，如果你不允许时就选最后一个。tielpEfes 1 ranc rtpl Stupftinrwct kKUK5up*ty nvpoit | flaks Shorts IMaK. emurs LjnBrald psr ctwck; AH * Cnuniii: 1UIIUMis. winrtiuBS m oMtLit pnlypnns; All OiunU 4OHK当你要在RUN LVS 的同时RUN ERC 检查时选中ERC选项，选中 在ERC Results File命令行里填入 ERC的结果数据的路径和名

24、称。 在ERC Summary File命令行里填入ERC的简述文件的路径和名称。Run ERC选项在Connect选项里选中 Connect nets with colon(:),当你的版图里有用 来表示两条线的连接时要选中这个选项。7. 点击Run Control命令TEXT加冒号Run Calibre LVS的相关option，可决定是 否以64bit，远端操作，或多台 server执行, 一般均不改变预设值。8.点击Tran script命令Tran script记录Run LVS的过程与相关信息，若无法顺利执行，可由此看错误讯息,亦可 利 用 Tran script - Save a

25、s 存成 log file。Run LVS 执行 Calibre LVS check。8.可点击Start RVE自行以手动方式开启RVE视窗。!- tvs Rort： /eKtwfi/KwneO5/ri9fiHang/proj#cr/iuffel 在Report上出现笑脸符号代表 LVS check正确，RVE也将显示 Design Match.9. LVS错误举例RVE显示有四处 net错误，一处 port错误，一处instanee错误，一处 property错 误。L归 T軟翊导冏OSbT 阳肚_ U h mi l aar iviksiitcvH aiii f / 山址呵曲期廿 -71h

26、fiti - 4 nnHHfiAnriH1*1卜旺刃Dlso-Epancy 普母hrfM*ct* i 血側曾決鼻ry-42 hMHimul ha Vivicf* 1 firw:阴删电干n rIf.MI J_3_llH(RC*H_SI*U i -圧-hCOfTTtt Mtn| L*Y0OT SAffirv- SQFECE :MAOE1RVE显示有四处n et错误，点开第二个错误，下面显示了详细的in correct nets的信 息。LAYOUT 中一条net对应着电路图中的两条 net ,表示电路图中有一处 OpenCircuit开路错误。或者是layout中有一处Short Circuits

27、短路错误。双击LAYOUT NAME 中的Net X89/inp ,则会打开版图并高亮此 net通过版图中高亮的n et ,找出与此错误有关系的cell，然后在电路图上在根据cell ,找出有错误的net ,如上图所示左右两条红线net,在版图上是连起来的，所以修正电路图如上图所示L/a。口“ l MatchIS rcMi J jsjt LWSKmt 3P14 / - r -A mcowect riets - 4 Hisc-nepacKie:Dtaun半laic：# #11 Cfatre科1博拦上一 Dracffipflncy 4i Itwow-nil iwis 1 Dbwembwytt Im

28、wrRl instannMi 1 msmpmrym 一. hdI-TCM1F_LVISRCVR_3FH / ; OEsmpancy *3 - hwonrect IJrIsIlAYCTOT KMIM 501O3E KKHE* *+*-r申申 *+-TTrr-r * * *-*-r-rrr* *-r f-rr* 号鼻*+ *-r|1區nsu：s!点开第三个错误，下面显示了详细的in correct nets的信息。LAYOUT 中两条net对 应着电路图中的一条 net，表示layout中有一处Open Circuit开路错误。 或者是电 路图中有一处Short Circuits短路错误。*F C

29、M!VM RCVH :j|3 f ： EMtrv|MJKr E UhuimLH Rurti双击LAYOUT 下边的X89/X8422/M0 ,在版图中高亮这个晶体管。电路图中multiplier参数错误。RVE显示property参数错误,mos管的宽度不匹配。(2)Port 错误O ILV5 触血旳；OLti 如 L 亦 TCM1-LMD烷巾5_沖4 Jl - OMcrepuKH-El lncurrni;t 电隍-I Dwmi冲汕:慚 !1Flirts - 1 Dh,Ch5iAF4 *_-ntor時ifV沪刖-El hH-orntcl-11DvMirwahc-ylzJ iPrnperty L

30、rm -1 DscrqiiuKy InLunuu CuinucthJiibLfcTDrr ifva“ t DUW flfJCLtOUT_l .Ji上已HBDCOT -ji fi-st_。DeVolAdi kniAracn Ommwiiwis：5lURfF 耳ENT：輕型生少HUH丿.：J . JL 1 .!： M啓爲）-Prafirty Emirs -1 DvKrspaiqr 低rflf矽iilY 女丁|版图上a1和a2是两条net ,而在电路图上两条线连了起来，修正后如右图所示。Property错误TCH13_33F_I VDSRCVH_3PW i: DiscranD ? - Rvpwty

31、FmmriAYriLJT 邪ME H LVS %雷|1 氛 Ovifjn Dun I MaldiIn Ton 3 S3F_LW WiiM yHlM toi nr* rifcmHflhir*2TC*n3_3JF_LVD MiTyHS f: UBcimpaicy “ Iffizsacl U Lane osl a ran jume闊&OHLCE KUQL=：! (54.63(.2： O-f.i xf Y炳El 1M J 33 EFf*lh-1 f-ogMiriE从版图中可以看到 M_133 一端接VD33，所以其model name应该填PD,然后在导 出的spice网表中再改为 P33即可TCM1

32、3 S3F LVD8RCrR SPHI; Discrepancy #1 - Incorrect NetsLAVOT? NAKEne SOjCE NAMENet 西gTO11 130 133：bmissing conrie;tiQn *TCM1J S3r LVDSnevn sru；: Detdlcd tetlMitx Owcctnn!-LATMIT NMEn? gO：CE l&MEk盼 4 4A JI 丄 Jll鼻百 A U 44J H,X44 4-lb44*A4A4-4-L4A* L A4-1B9/Ig422削L丁(M，翌th 2開.QBE.艰憶黑n WffiaaKO? 7i；jd 瓷i=T(

33、R从右面三张图上可以看到，M_130_133上的bulk 端，layout与source上不一致,将电路图上的bulk node conn ection的值改为与版图一致的VD33即可。MulUplerview MarneInstirre NnioK_130_133AridCDF ParaiiieUirMudd naiiit*r(Bulk node corinecljcinvddT10.关于 Calibre lvs report ？Iw.rrpTMIJ-SJF-C,cK小和应萼飓列M、4 常Bap-n=EP RT FILE 1*E: 恼IT Hyn he - mirHF-rih TW jjrf

34、lht jFrri_ftV! 月E“ nW. 1ALJSHE hlFri-ilJor sp jCiI-TlJI 5“ (-fiubretchju Kr 2；/t-.F-j r t/hi*jiKyhil 14Ary*pjvfcj 1 wy l-j l_iri r-rIwrl 沖 Lvs 中 In put 和 Output 的信息：该部分主要记录 calibre中的一些信息，例如 layout，netlist， report file，运行时间以 及calibre的版本信息。Lvs是否匹配最明显的标志：NOT COMPARED, CORRECT和INCORRECT(a) NOT COMPARED:

35、 lvs 没有完成，会有 Error信息出现在report file的开头，提示为 什么lvs没有进行，一般是lvs文件中in put的信息不对；# # # #荐爭KOT COHPARED甘甘 #科歸鮮常解刪嶄懈般鶴船(b )CORRECT : layout 与 netlist 匹配；OVERALL COMPRISOM RESULTS甘 bft tt井tttl CORRECT tt tttt(c )INCORRECT: layout与netlist不匹配，有error信息提示，表示具体不匹配的原因;4 U林k4tf打IPCCfiRECT1M4 T=!A：；祁OPERD AZ= iRoPEIfH

36、 f- SflOPERTS TRftEE PROPERTY FAX，RZERT TBAffi PHWEHT TftMH PROPER7 -A： 3HQ3ER1S r-A= 3prt=FRTSnntm? 1 1 5 nntnl2j W 5 nnCnBSj 1 1 5 nn(n331 w w 5 nnCntli) 1 1 5 mn(nt13) w w 5 nnCnti3) 1 5 nntnt3 n w 5 nnQ)Ht13) 1 1 Rnfnlut12)艸 w nn(nhvtt2) 1 1 nn(nh t12) w wff TtacE PrDDE rty INITIAL NUMBERS OF OB

37、JECTS : 表示转换前 layout 和 netlist 中的 net 数目，器件类型和器件数目。这部分不用太留意，因为最终的器件数目会在转换后有所变化。根据lvs rule file中的某些设置，某些器件可以合并，或被剔除INITIAL WUMBEFS OF 0EJECT5Layout SourceComponent TypePorts：1613Nets：4914G*Instances:0 9 0 52 6 125 30 3 0-9B o 1Total Inst:924302 NUMBERS OF OBJECTS AFTER TRANSFORMATION : 表示转换后 layout 和

38、 netlist 中的net数目，器件类型和数目。某些器件被合并或者剔除，从例子中可以看到，port ,器件数目都保持一致； 因为电路图中有一处开路和一处短路， 所以net数据也保持一致。NUMBERS OF OflTECT? AFTER 闭 PR ATI 讯Componant TypgLayoutSourcePorts：Nets：1311Gu11GIntanr p:111111NFt4 pins)S533沖 (Jinsj1010l2 pi itsro：?L insr9: ?28gZZ8D 2 ppf-Nuitwr oF 皈共ts in 1訓冲t dttfsr跖t fE Tiuroer “ 亦

39、现 Report中最重要的部分 INCORRECT NETS部分：Report中，该部分分为左右两列，左边部分表示layout中关于某个net的信息，右边表示netlist中该net的信息。115711INCOflRECT fiEFSLflTOUF NMEfSCLRCE睛临1Het UDBVDD* missin connectign *IL130U S5;b?帕t Ksg/inpNfrm?3NET19I3Het HS5/1?NET15114Het W33UP33；IOVH2*Hi 3(S-i.20P：14. !5k b肚 iiTi1ilhg oonifFictl Oh *INCORRECT P

40、ORTS部分：这部分描述layout中和netlist中不对应的in put 禾口 output的PORT名称。INCORRECT INSTANCES 部分：描述 PROPERTY ERRORS 部分：主要描述 例如 length、width、area 等。layout中和netlist中不对应的 device。 layout和netlist中对应的device的参数错误,冲 X + N 時呻学昨申耳审冲 * + * 科呻 芹春冲木寺科 * K 輻冷科得用中川审科 *4K+ K + * t；+Kf * +*+!* 4 Mt *+*+* + * hfTNrrRRFCT PARTSISC LAYOUT 狀MEn :SOURCE IIAbE/ 础 IT *E 削*电冲 y 冷酉卞昭 It申 1r4-MiIlf f比电* IfiMi x * p 宣* v- it* * 痢 T * K 也