课程设计（论文）基于AltiumDesigner8路抢答器的设计报告

1、徐州师范大学徐州师范大学科科 文文 学学 院院 课课 程程 报报 告告课课 程程 名名 称：称： altium designer 教程教程 题题 目：目： 基于基于 altium designer的数字抢答器的设计的数字抢答器的设计 专专 业业 班班 级：级： 08 电信电信 学学 生生 姓姓 名：名： 学学 生生 学学 号：号： 日日 期：期： 2011-1-82011-1-8 指指 导导 教教 师：师： 物电学院教务部印制物电学院教务部印制徐州师范大学物理与电子工程学院课程设计报告2摘摘 要要.3abstract.41 altium designer 介绍介绍 .51.1 功能简介 .51

2、.2 内部功能 .52 抢答器的系统简介抢答器的系统简介.62.1 功能简介 .63 详细设计详细设计.73.1 数字抢答器的结构框图 .73.2 主体电路 .73.3 扩展电路 .114 抢答器其他做法抢答器其他做法.144.1 门电路做法 .144.2 单片机做法 .14参考文献参考文献.15附录附录 a.16pcb 板.16成绩评定表成绩评定表.1徐州师范大学物理与电子工程学院课程设计报告3摘 要抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。抢答器多向着数字智能化发展，数字抢答器由主体电路与扩展电路两大部分组成：优先编码电路、锁存器、译码电路将输入信号显示；用控制电路和开关启动

3、报警电路，以上两部分组成主体电路；通过定时电路和译码电路将脉冲信号在显示器上输出实现计时功能，构成扩展电路。抢答器除具有基本的抢答功能外，还具有定时、计时和报警多重功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。关键词：抢答器; 锁存器; 报警电路; 译码电路徐州师范大学物理与电子工程学院课程设计报告4abstractresponder is a tool that has been widely used in various occasions of intelligence and knowledge competitions. responder develops

4、toword digital intelligence, digital answering device extended from the main circuit and the circuit two parts: the priority encoder circuit, latch, decoder input signal display; with the control circuit and switch startup alarm circuit, these two parts of the main circuit; through the regular circu

5、it and decoding circuit will pulse the display output to achieve timing function, form expansion circuit. responder addition to a basic function, but also with time, multiple time and alarm functions. default by the time the default host for the answer in the time switch, the system will complete th

6、e automatic countdown.keykey wordswords: responder；latch；alarm circuit；decoding circuit徐州师范大学物理与电子工程学院课程设计报告51 altium designer 介绍1.1 功能简介altium designer 提供了唯一一款统一的应用方案，其综合电子产品一体化开发所需的所有必须技术和功能。altium designer 在单一设计环境中集成板级和 fpga 系统设计、基于 fpga 和分立处理器的嵌入式软件开发以及 pcb 版图设计、编辑和制造。并集成了现代设计数据管理功能,使得 altium de

7、signer 成为电子产品开发的完整解决方案一个既满足当前，也满足未来开发需求的解决方案。 altium designer 打破了 fpga 的使用障碍，把硬连接的 pcb 平台和软件及软连接的逻辑开发集成在一起，后者构成的嵌入式智能通过在 pcb 线路板上编程以创建完整的应用。altium designer 6.0 改进了 fpga 级设计和 pcb 级设计间的集成，开发了很多新功能，与现在的大型可编程器件相结合，它们精简了产品开发。通常带有大量管脚的 fpga 器件是密集 bga 型封装。这给原型阶段的调试带来很大困难，因为这些器件上的管脚不能直接探测。altium designer 的

8、livedesign 开发方法允许工程师在开发中可与基于fpga 的设计直接交互。 altium designer 6.0 具有改进的 jtag 器件浏览器，可提供系统中所有 jtag器件的管脚状态显示，在调试期间工程师可以实时检测管脚信号状态。管脚状态也可以在源原理图和pcb 版图动态显示， 定位查看设计文档内的信号状态。另外还有 altium designer 的 fpga 虚拟仪器，可用来设定并监控 fpga 内的信号，给设计师提供电路运行完整的状态图，以进行系统的逻辑和物理调试。1.2 内部功能在 pcb 部分，除了 protel2004 中的多通道复制；实时的、阻抗控制布线功能；si

9、tustm 自动布线器等新功能以外，altium designer 6.0 还着重在：差分对布线，fpga 器件差分对管脚的动态分配， pcb 和 fpga 之间的全面集成，从而实现了自动引脚优化和非凡的布线效果。还有 pcb 文件切片，pcb 多个器件集体操作，在 pcb 文件中支持多国语言 （中文、英文、德文、法文、日文）,任意字体和大小的汉字字符输入，光标跟随在线信息显示功能，光标点可选器件列表，复杂 bga 器件的多层自动扇出，提供 了对高密度封装（如 bga）的交互布线功能, 总线布线功能，器件精确移动，快速铺铜等功能。徐州师范大学物理与电子工程学院课程设计报告62 抢答器的系统简介

10、2.1 功能简介设置 8 个按钮 k0-k7，供 8 个选手使用。设置一个由主持人控制抢答器和系统清除开关 k。抢答器由数据锁存和显示功能。开始抢答后，如果有选手按抢答键，那么该选手的编号立即被所存，并在抢答显示器上显示此编号，同时扬声器响起，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。抢答器具有定时抢答功能，当开始抢答后，定时器开始倒计时，倒计时时间设定为 15 秒。如果在设定时间内有人抢答，则扬声器响，停止倒计时，禁止其他人抢答，抢答显示器上上显示选手的编号和倒计时剩余时间，并保持到主持人将系统清除为止。如果在设定时间内无人抢答则扬声器响，并禁止抢答。

11、抢答器工作流如图 1抢答器开关抢答开始倒计时开开始前有人抢答有人抢答计时结束，无人抢答扬声器响、显示抢答着号码停止倒计时扬声器响 显示抢答着编号答题结束主持人操作图 1 抢答器工作流程图徐州师范大学物理与电子工程学院课程设计报告73 详细设计3.1 数字抢答器的结构框图如图 2 所示为抢答器的结构框图，工作原理：由主体电路和扩展电路组成，接通电源以后，主持人把开关拨到清零状态，抢答器处于禁止状态，标号显示灯不亮。定时显示器显示设定时间，主持人将开关拨到开始状态，宣布开始抢答，定时器开始倒计时，扬声器响声提示，选手可在倒计时时间内抢答，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮

12、抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。控制电路抢答按键优先编码电路锁存器译码电路译码显示主持人控制开关报警电路秒脉冲产生电路定时电路译码电路译码显示主体电路扩展电路图 2 抢答器的结构框图3.2 主体电路抢答器电路，电路选用优先编码器 74ls148 和锁存器 74ls297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答选手的编号，同时译码显示电路显示其编号，二是禁止其他选手按键，操作无效。工作过程：开关 k 置于清除端时，74ls279 的四个 rs 触发器的置 0 端均为 0，4 个触发器输出

13、置 0，1q=0,使 74ls148 的优先编码工作标志端0，使之处于工作状态。当开关 k 置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下 k3），74ls148 的输出经 rs 锁存后，1q=1,rbo =1,七段显示电路 74ls48 处于工作状态，4q3q2q=011,经译码显示为“4”。此外，ctr1,使 74ls148 优先编码工作标志端1,处于禁止状态，封锁其他按键的输入。当按键松开即按下时，此时由于仍为 1q1,使优先编码工作标志端1,所以 74ls148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将 k 开关

14、重新置“清除”然后进行下一轮抢答。徐州师范大学物理与电子工程学院课程设计报告8图 3 抢答器电路表 1 74ls148 功能真值表输入输出stin0 in1 in2 in3 in4 in5 in6 in7y2 y1 y0yex ys1x x x x x x x x1 1 11 101 1 1 1 1 1 1 11 1 11 00x x x x x x x 00 0 00 10x x x x x x 0 10 0 10 10x x x x x 0 1 10 1 00 10x x x x 0 1 1 10 1 10 10x x x 0 1 1 1 11 0 00 10x x 0 1 1 1 1 1

15、1 0 10 10x 0 1 1 1 1 1 11 1 00 100 1 1 1 1 1 1 11 1 10 1图 4 74ls148 逻辑图徐州师范大学物理与电子工程学院课程设计报告9图 5 74ls279 逻辑图输入输出srq1101110000状态不定表 2 74ls279 真值表报警电路，由 ne555 定时器和三极管构成的报警电路如图 5 示。ne555 是属于 555系列的计时 ic 的其中的一种型号，555 系列 ic 的接脚功能及运用都是相容的，只是型号不同的因其价格不同其稳定度、省电、可产生的振荡频率也不大相同；而 555 是一个用途很广且相当普遍的计时 ic，只需少数的电阻

16、和电容，便可产生数位电路所需的各种不同频率之脉波讯号其中 ne555 构成多谐振荡器，其输出信号经三极管推动扬声器。pr 为时序控制电路输出的控制信号，当 pr 为高电平时，多谐振荡器工作，反之，电路停振。图 6 报警电路时序控制电路， 时序控制电路是抢答器设计的关键，它要完成以下三项功能：主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态；当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作；当徐州师范大学物理与电子工程学院课程设计报告10设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。图 7、图 8 为时序控制电路： 图

17、7 时序控制电路（1） 图 8 时序控制电路（2）根据上面的功能要求，设计的时序控制电路如图 7 所示。图中，与门 a1a 的作用是控制时钟信号 cp 的放行与禁止，2aa 的作用是控制 74ls148 的输人使能端 。工作原理是：主持人控制开关从清除位置拨到开始位置时，来自于 74ls279 的输出 1q=0，经 7400反相， a1，则时钟信号 cp 能够加到 74ls192 的 cpd 时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则定时到信号为 1，门 2aa 的输出 st=0，使 74ls148 处于正常工作状态，从而实现要求。当选手在定时时间内按动抢答键时，1q1，经

18、7404 反相， a0，封锁 cp 信号，定时器处于保持工作状态；同时，门2aa 的输出 st=1，74ls148 处于禁止工作状态，从而实现功能要求。当定时时间到时，则定时到信号为 0，st=1，74ls148 处于禁止工作状态，禁止选手进行抢答5。同时，a1a 处于关门状态，封锁 cp 信号，使定时电路保持 00 状态不变，从而实现功能要求。集成单稳触发器 74ls121 用于控制报警电路及发声的时间。集成单稳态触发器 74ls121用于控制报警电路及发声的时间,具体原理如下：主要由 555 时钟电路、蜂鸣器即相关的延时电路和控制电路组成。单稳态触发器 74121 通过信号/y3、bo2、

19、s 控制报警与否和报警时间，555 时钟电路产生脉冲时钟。在规定的时间有人抢答时，/y3 由 1 跳变到0，74121 有状态 2，即 q 输出暂态高电平，蜂鸣器连续发声报警，持续时间为 4.3 秒；如果在规定时间内无人抢答，bo2 由 1 跳变到 0，74121 有状态 1，q 输出暂态高电平，蜂鸣器连续发声报警1。表 3 74121 功能表徐州师范大学物理与电子工程学院课程设计报告11输入输出状态编码a1a2bq/qldhlhdlhlhddllhhhdlhhh暂态高电平暂态高电平1hh暂态高电平暂态高电平2h暂态高电平暂态高电平ld暂态高电平暂态高电平3.3 扩展电路 定时电路，该部分主要

20、由 555 定时器秒脉冲产生电路、十进制同步加减计数器74ls192 减法计数电路、74ls48 译码电路和 2 个 7 段数码管即相关电路组成。具体电路如图 9 所示。两块 74ls192 实现减法计数，通过译码电路 74ls48 显示到数码管上，其时钟信号由时钟产生电路提供。74192 的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管 dpy_7-seg 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且

21、倒计时时间到时，bo2 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效2。徐州师范大学物理与电子工程学院课程设计报告12图 9 定时电路图 10 标准脉冲产生电路徐州师范大学物理与电子工程学院课程设计报告13译码显示电路，七段显示译码器与数码管如图 11 所示。7 段显示译码 74ls48 将锁存器 74ls279 的信号译码，输出给数码管。图 11 译码显示电路输入输出ltrbidcbabi/rboabcdefg01100001111111011x00011011000021x00101110110131x00111111100141x01001011001151x01011101101161x01101001111171x01111111000081x10001111111191x100111110000101x1