基于Verilog的VGA显示控制

1、一、vga时序下面的图是本人画了一个晚上的结果，个人认为能够比较详细的阐述vga的信号时序。vga的时序根据不同的显示分辨率和刷新频率会有变化，具体各种类型的时序信息可以参考下面的网站，这里非常详细的说明的每一种显示模式的vga时序信息。二、vga电平vsync，hsync为标准ttl电平，0v3.3v。rgb的电平在0v0.7v之间（0v为黑色，0.7v为全色）。三、程序顶层框图vga产生行同步（hsync），场同步信号（vsync），并产生每个像素的地址输入单口rom（显存）中，rom输出该点需要显示的颜色值。四、单口rom（显存）设计程序的显示模式为800*600，72hz刷新频率，像素

2、频率为50mhz。每个像素需要显示的颜色存储在单口ram中，每种颜色用8个字节表示，则如果要显示800*600分辨率，则需要800*600字节（480kb）的单口rom，由于fpga内部没有这么大的ram（我用的是ep2c8），因此我把屏幕上100*100个像素组成的矩形作为一个逻辑像素（即显示同一种颜色），这样只要8*6字节（48字节），用fpga自带的ram是很容易实现的。rom中颜色存储地址表将全屏划分成8*6的方格，每个方格的颜色存储在rom中，vga控制器不断产生行坐标（rom水平地址）和场坐标（rom垂直地址），最后组合成rom实际地址输入rom中，rom输出该地址的颜色值，显示在

3、lcd中。五、程序设计vga控制器程序module vga(clk,rst_n,hsync,vsync,vga_r,vga_g,vga_b);input clk; /50mhzinput rst_n; /复位信号output hsync; /行同步信号output vsync; /场同步信号/ r、g、b信号输出output1:0 vga_r;output2:0 vga_g;output2:0 vga_b;/-reg10:0 x_cnt; /行坐标（这里包括了行同步、后沿、有效数据区、前沿）reg9:0 y_cnt; /列坐标（这里包括了场同步、后沿、有效数据区、前沿）reg5:0 xcolo

4、radd;reg2:0 ycoloradd;parameter left = 184, pixelwidth = 100, top = 29; always (posedge clk or negedge rst_n) if(!rst_n) x_cnt = 10d0; else if(x_cnt = 11d1040) x_cnt = 10d0; /行计数记到1040 else x_cnt = x_cnt+1b1;always (posedge clk or negedge rst_n)/产生行地址（rom水平地址） if(!rst_n) xcoloradd = left & x_cnt lef

5、t + pixelwidth) xcoloradd = left + pixelwidth & x_cnt left + 2*pixelwidth) xcoloradd = left + 2*pixelwidth & x_cnt left + 3*pixelwidth) xcoloradd = left + 3*pixelwidth & x_cnt left + 4*pixelwidth) xcoloradd = left + 4*pixelwidth & x_cnt left + 5*pixelwidth) xcoloradd = left + 5*pixelwidth & x_cnt le

6、ft + 6*pixelwidth) xcoloradd = left + 6*pixelwidth & x_cnt left + 7*pixelwidth) xcoloradd = left + 7*pixelwidth & x_cnt left + 8*pixelwidth) xcoloradd = 6b000111; else xcoloradd = 6b110000;/背景颜色地址always (posedge clk or negedge rst_n) if(!rst_n) y_cnt = 10d0; else if(y_cnt = 10d666) y_cnt = 10d0; /场同

7、步记到666 else if(x_cnt = 11d1040) y_cnt = y_cnt+1b1;/每计数完一行，场同步就加一 always (posedge clk or negedge rst_n)/产生列地址（rom垂直地址） if(!rst_n) ycoloradd = top & y_cnt top + pixelwidth) ycoloradd = top + pixelwidth & y_cnt top + 2*pixelwidth) ycoloradd = top + 2*pixelwidth & y_cnt top + 3*pixelwidth) ycoloradd = t

8、op + 3*pixelwidth & y_cnt top + 4*pixelwidth) ycoloradd = top + 4*pixelwidth & y_cnt top + 5*pixelwidth) ycoloradd = top + 5*pixelwidth & y_cnt top + 6*pixelwidth) ycoloradd = 3b101; else ycoloradd 10d184) & (x_cnt 10d29) & (y_cnt 10d629); /-reg hsync_r,vsync_r;always (posedge clk or negedge rst_n)

9、if (!rst_n) begin hsync_r = 1b0; vsync_r = 1b0; end else begin hsync_r = 10d120; /产生hsync信号（行同步）when x_cnt=50,then hsync_r=1,else 0;低电平同步 vsync_r = 10d6; /产生vsync信号（场同步）my lcd is low sync endassign hsync = hsync_r;assign vsync = vsync_r;/- /颜色输出assign vga_r1 = valid ? color7 : 1b0;assign vga_r0 = valid ? color6 : 1b0;assign vga_g2 = valid ? color5 : 1b0;assign vga_g1 = valid ? color4 : 1b0;assign vga_g0 = valid ? color3 : 1b