RISC型CPU设计1

1、RISC处理器设计胡伟武胡伟武复习l 指令系统结构指令系统结构ISAu影响指令系统结构的因素影响指令系统结构的因素F工艺、系统结构、操作系统、编译、应用等工艺、系统结构、操作系统、编译、应用等u指令系统的组成部分指令系统的组成部分F操作、操作数、编码操作、操作数、编码F堆栈型指令、累加器型指令、寄存器型指令堆栈型指令、累加器型指令、寄存器型指令uRISC指令系统结构指令系统结构F操作码：常用的十种操作占指令执行的操作码：常用的十种操作占指令执行的96%F操作数：操作数：load-store结构，简单寻址方式用得最多结构，简单寻址方式用得最多F编码：定长编码：定长uRISC系统结构的简史系统结构

2、的简史FCDC6600=801, MIPS, RISC-2项目项目 u不同不同RISC结构的比较结构的比较FMIPS, Solaris, HP-PA, PowerPC二进制与逻辑电路l计算机中数的表示计算机中数的表示lCMOS门电路门电路l组合逻辑组合逻辑l时序逻辑时序逻辑计算机中数的表示l 二进制二进制u最容易逻辑实现最容易逻辑实现u自然界中的二值系统较多自然界中的二值系统较多l “1”和和“0”的表示的表示u用电压的高低表示，半导体工艺，用电压的高低表示，半导体工艺，CMOSu用磁通量的有无表示，超导体工艺用磁通量的有无表示，超导体工艺u用能级的高低表示，量子计算机用能级的高低表示，量子计

3、算机u用基因序列表示，用基因序列表示，A, G, C, T, DNA计算机，计算机，非二进制？非二进制？超导计算-RSFQ技术 (Rapid Single Flux Quantum)l 基本原理基本原理u超导超导(4-5K)(4-5K)环中的磁通量具有量子化特性，设计电路使超导环中的磁通量具有量子化特性，设计电路使超导环中的磁通量只变化一个磁通量，用磁通量的有无来表示二环中的磁通量只变化一个磁通量，用磁通量的有无来表示二进制数位的进制数位的“1” 1” 和和 “ “0”0”。磁通量的变化由外加电流控制。磁通量的变化由外加电流控制。uSQUID (Superconducting Quantum

4、Interface Device)l 电路特点电路特点u工作频率高工作频率高-100 GHz ( (实验室已达实验室已达370 GHz, 1.5 工艺工艺) )。u每个门的功率每个门的功率0.1 W。u工艺比较简单。工艺比较简单。量子计算（1）l 量子力学特性量子力学特性u量子叠加态量子叠加态(superposed state)：量子器件的信息位称为量子器件的信息位称为量子量子位位(qubit) )，它可处于叠加态。叠加态可以是，它可处于叠加态。叠加态可以是 “0” 也可以是也可以是 “1”。通过测量或与其他物体发生相互作用可呈现出通过测量或与其他物体发生相互作用可呈现出 “0” 态或态或 “

5、1” 态。由于每个态。由于每个量子位都量子位都可以是可以是 “0” 或或 “1”， n 个个量子位就量子位就可以表示可以表示 2n 个个 n 位数。常规计算机的一个位数。常规计算机的一个 n 位存储单元只能存放一个位存储单元只能存放一个 n 位数，而位数，而 n 个个量子位量子位可以存可以存放放 2n 个个 n 位数，可以实现超大容量的存储器。位数，可以实现超大容量的存储器。u量子量子纠缠纠缠态态(entangled state)除了叠加态以外，用作运算除了叠加态以外，用作运算的多个量子位还应处于纠缠态，即所有量子位的状态紧密相的多个量子位还应处于纠缠态，即所有量子位的状态紧密相关。当测量某个

6、量子位时，会影响其他量子位的测量结果。关。当测量某个量子位时，会影响其他量子位的测量结果。u量子并行量子并行 (quantum parallelism) 计算计算 f(x) 时，可同时计时，可同时计算出算出 x 的所有值的的所有值的 f(x)。所以不需要多次循环，也不需要多。所以不需要多次循环，也不需要多个处理机并行计算。个处理机并行计算。量子计算（2）l 应用领域应用领域u大数大数 N 因子分解因子分解令令 n = log2N , 经典算法所需步骤为经典算法所需步骤为 2n/2 ，Shor 量子并行算法所需步骤为量子并行算法所需步骤为 Poly(n)，Poly(n) 为为 n 的多项式。该算

7、法将的多项式。该算法将 NP 问题转换为问题转换为 P 问题。问题。u搜寻算法搜寻算法 在在 N 个元素的集合中搜寻某个元素，经典个元素的集合中搜寻某个元素，经典算法搜寻算法搜寻 N/2 次后，找到的概率为次后，找到的概率为 1/2， Grover 量子搜寻量子搜寻算法则只需算法则只需 N1/2 次，即可达到同样概率。次，即可达到同样概率。u量子系统模拟量子系统模拟常规计算机不可能常规计算机不可能有效地有效地模拟量子系统，模拟量子系统，因为它们的物理机制不同。用常规计算机模拟量子系统，因为它们的物理机制不同。用常规计算机模拟量子系统，所需的信息量和时间都远大于模拟经典系统。所需的信息量和时间都

8、远大于模拟经典系统。量子计算可量子计算可用于研究高温高密度等离子体、量子色动力学、晶体固态用于研究高温高密度等离子体、量子色动力学、晶体固态模型、分子行为的量子模型等。模型、分子行为的量子模型等。量子计算（3）l 物理实现物理实现u量子位的实现量子位的实现任何两态的量子系统都可作为量子位，如任何两态的量子系统都可作为量子位，如原子的能级、电子或原子核的自旋、光子的正交偏振态等。原子的能级、电子或原子核的自旋、光子的正交偏振态等。u量子计算机的实现量子计算机的实现有多种可能，包括：核磁共振（用磁有多种可能，包括：核磁共振（用磁场中的原子核自旋作为量子位）、离子阱（用被俘获在线性场中的原子核自旋作

9、为量子位）、离子阱（用被俘获在线性量子阱中的离子作为量子位）、硅基半导体量子器件（杂质量子阱中的离子作为量子位）、硅基半导体量子器件（杂质核自旋与电子自旋相互作用）等。核自旋与电子自旋相互作用）等。l 存在问题存在问题u量子位的缠结态容易崩溃，位数越多，越难实现。量子位的缠结态容易崩溃，位数越多，越难实现。u量子器件之间的连接。量子器件之间的连接。u为了维持量子逻辑的一致性，量子系统和环境的隔离。为了维持量子逻辑的一致性，量子系统和环境的隔离。u设备缺陷所引起的逻辑错误。设备缺陷所引起的逻辑错误。分子计算机l 原理原理uDNA DNA 计算机利用计算机利用 DNA DNA 分子保存信息。分子保

10、存信息。DNA DNA 分子是由分子是由 A, G, A, G, C, T C, T 四种核苷酸（碱基）组成的序列。不同的序列可用四种核苷酸（碱基）组成的序列。不同的序列可用来表示不同的信息。通过来表示不同的信息。通过 DNA DNA 分子之间的一系列生化反分子之间的一系列生化反应来进行运算，可产生表示结果的应来进行运算，可产生表示结果的 DNA DNA 分子。已解决了分子。已解决了 7 7 个城市的旅行售货员等问题。个城市的旅行售货员等问题。l 优点优点u高度并行高度并行所有所有 DNA 分子同时运算。分子同时运算。u能耗低能耗低半导体计算机的半导体计算机的 1010 之一。之一。u存储密度

11、大存储密度大磁存储器的磁存储器的 1012 倍。倍。l 缺点缺点u生化反应慢、操作有随机性、生化反应慢、操作有随机性、DNA 分子容易水解、分子容易水解、DNA 分子之间难以通信。分子之间难以通信。定点数的表示（1）l 原码：原码： A=an-1 an-2. a1 a0表示表示u最高位最高位an-1为符号位，为符号位，0表示正，表示正，1表示负。表示负。u其它位其它位an-2. a1 a0表示数值。表示数值。u原码的问题：加减法效率低，两个原码的问题：加减法效率低，两个“0”l 补码补码u本质是取模运算，如本质是取模运算，如-2%12=10u最高位最高位an-1为符号位，为符号位，0表示正，表

12、示正，1表示负。表示负。uA=an-1 an-2. a1 a0表示表示(-2n-1 an-1 + an-2. a1 a0)Fan-1=0时，补码和原码一样，时，补码和原码一样， A表示正表示正an-2. a1 a0 。Fan-1=1时，时， A表示表示(-2n-1 + an-2. a1 a0) 。l 原码与补码的转换原码与补码的转换u最高位为最高位为0时，一样时，一样u最高位为最高位为1时，最高位不变，其余位时，最高位不变，其余位“按位取反加一按位取反加一”。定点数的表示（2）+18-188 位原码位原码00010010100100108 位补码位补码000100101110111016 位原

13、码位原码0000000000010010100000000001001016 位补码位补码00000000000100101111111111101110l 补码运算补码运算u取负数，每一位取负数，每一位(包括符号位包括符号位)求补，即按位取反加一。求补，即按位取反加一。uA-B=A+B的负数的负数=A+(B求补求补)u加法溢出判断：加法溢出判断：A和和B的最高位一样，且结果的最高位与的最高位一样，且结果的最高位与A和和B的最高位不一样。的最高位不一样。u例例: 1001+0101(-7+5), 1100+0100(-4+4), 0011+0100(3+4), 1100+1111(-4-4),

14、 0101+0100(5+4), 1001+1010(-7-6)浮点数的表示（1）l 定点数的不足定点数的不足u表示范围有限，太大或太小的数都不能表示表示范围有限，太大或太小的数都不能表示u除法不精确除法不精确l 浮点数的表示：浮点数的表示：IEEE 754标准标准u三部分组成：符号位，阶码三部分组成：符号位，阶码(exponent)，尾数，尾数(fraction)u最高位是符号位最高位是符号位u阶码的移码表示，底为阶码的移码表示，底为2，2(阶码阶码-偏移值偏移值) u规格化表示，尾数的最高位总为规格化表示，尾数的最高位总为1，因此可以不存，因此可以不存u单精度和双精度单精度和双精度u扩展的

15、单双精度扩展的单双精度S Exp. (8)Fraction(23)SExp. (11)Fraction(52)浮点数的表示（2）l IEEE 754 浮点格式参数浮点格式参数参参数数单单精精度度扩扩展展单单精精度度双双精精度度扩扩展展双双精精度度字字长长32=4364=79阶阶码码位位数数8=1111=15阶阶码码偏偏移移量量127未未定定1023未未定定最最大大阶阶码码127=10231023=16383最最小小阶阶码码-126=-1022-1022=3152=63阶阶码码个个数数254未未定定2046未未定定尾尾数数个个数数223未未定定252未未定定值值的的个个数数1.98*231未未定

16、定1.99*263未未定定浮点数的表示（3）l IEEE 754 浮点格式浮点格式单精度单精度双精度双精度符号位符号位阶码阶码尾数尾数值值符号位符号位阶码阶码尾数尾数值值正正 000000000负负 0100-0100-0正无限正无限02550 020470 负无限负无限02550- 020470- Quiet NaN0 或或 1255!=0NaN0 或或 12047!=0NaNSignaling NaN0 或或 1255!=0NaN0 或或 12047!=0NaN正规格化非正规格化非 000e255f2e-127(1.f)00e2047f2e-1023(1.f)负规格化非负规格化非 010e

17、255f-2e-127(1.f)10eL, L-H）u内部延迟内部延迟(ns)u与负载有关的延迟与负载有关的延迟(ns/fF)nano-,pico-,femto-,atto-l 以以2输入与非门为例输入与非门为例CMOS电路-组合电路的延迟l 以以2选选1电路为例电路为例uTPhl(nand)=0.1, TPlh(nand)=0.5uA,B: IL(nand)=61 fF, S: IL(inv)50+IL(nand)61=111 fFuTlhf=0.0021ns/fF, Thlf=0.0020ns/fFuA到到Y: G1内部延迟内部延迟+G3内部延迟内部延迟+(wire1电容电容+IL(G3)

18、*LDD(G1)uS到到Y: A到到Y延迟延迟+INV内部延迟内部延迟+(wire0电容电容+IL(G1)*LDD(INV)u假设假设wire的电容的电容=IL(G3)uTAYlh=TPhl(G1)+TPlh(G3)+(2*61)+0.002=0.844nsCMOS电路-减少延迟l 减少门的级数减少门的级数l 注意负载注意负载uCMOS的负载能力较低的负载能力较低u分推分推基本逻辑电路l 组合逻辑电路组合逻辑电路u电路中没有存储单元，逻辑电路的输出完全由当前的电路中没有存储单元，逻辑电路的输出完全由当前的输入决定。输入决定。l 时序逻辑电路时序逻辑电路u电路中有存储单元，逻辑电路的输出由原来状

19、态和当电路中有存储单元，逻辑电路的输出由原来状态和当前的输入决定。前的输入决定。组合逻辑电路（1）l 逻辑表达式逻辑表达式uBoolean代数的基本操作：与代数的基本操作：与(*)、或、或(+)、非、非()u一些基本定律一些基本定律FA+0=A, A*1=A, A+1=1, A*0=0FA+A=A, A*A=A, A+A=1, A*A=0FA+B=B+A, A*B=B*AFA+(B+C)=(A+B)+C, A*(B*C)=(A*B)*CFA*(B+C)=A*B+A*C, A+(B*C)=(A+B)(A+C)F(A*B)=A+B, (A+B)=A*BFA+A*B=A, A+A*B=A+BuCMO

20、S中，最基本的门是非、与非、或非门，因此逻辑中，最基本的门是非、与非、或非门，因此逻辑表达式最好写成上述操作的组合表达式最好写成上述操作的组合F如，如，(A*B)*(C*D)=A*B+C*D组合逻辑电路（2）l 真值表真值表u对于每一种可能的输入组合，给出输出值。对于一个对于每一种可能的输入组合，给出输出值。对于一个 n输入的电路，有输入的电路，有2n项。项。u与项之或与项之或u以一位全加器为例以一位全加器为例F输入：输入：A, B, Cin；输出：；输出：S, CoutFS=A*B*Cin+A*B*Cin+A*B*Cin+A*B*CinFCout=A*B*Cin+A*B*Cin+A*B*Ci

21、n+A*B*Cin =A*B+A*Cin+B*CinABCinSCout0000000110010100110110010101011100111111组合逻辑电路（3）l 卡诺图卡诺图u便于逻辑表达式优化的输入输出关系表示。便于逻辑表达式优化的输入输出关系表示。u在图中相临的在图中相临的“1”或或“X”合并成一项。合并成一项。u以一位全加器为例以一位全加器为例ABCinSCout0000000110010100110110010101011100111111S= A*B*Cin+A*B*Cin+A*B*Cin+A*B*CinAA00 01 11 10C00010 C10111BBBCout=

22、 A*B+A*Cin+B*CinAA00 01 11 10C00101 C11010BBB组合逻辑电路（4）l 逻辑图逻辑图u直接用门及互连表示输入输出的逻辑关系直接用门及互连表示输入输出的逻辑关系u以一位全加器为例以一位全加器为例A B CinSCout组合逻辑电路（5）l 例：十进制计数器电路例：十进制计数器电路u输入输入I3, I2, I1, I0, Cinu输入输入O3, O2, O1, O0, Coutu真值表真值表u卡诺图卡诺图u逻辑表达式逻辑表达式u逻辑图逻辑图组合逻辑电路（6）l 常见逻辑电路常见逻辑电路-多路选择器多路选择器组合逻辑电路（7）l 常见逻辑电路常见逻辑电路-译码

23、器译码器组合逻辑电路（8）u16位位IRu8个个16位位GPRu4位位OPu三地址三地址uLoad-store结构结构l 例：简单例：简单CPU的运算电路的运算电路R0enCLKR1enCLKR2enCLKR3enCLKR4enCLKR5enCLKR6enCLKR7enCLKMux8Mux8ALUOP(4)Src2(3) Src1(3)Dest(3) Const(3)译码器Mux2时序逻辑电路（1）l RS触发器触发器u其它寄存器电路的基础其它寄存器电路的基础RSQQRSQQ00QQ0110100111ncncRSQQRSQQ00ncnc0110100111QQ时序逻辑电路（2）l D门闩和门闩和D触发器触发器DCD-latchQQDCD-latchQQCDRSQQDC时序逻辑电路（3）l 带置位带置位/复位的复位的D触发器：触发器：74LS74uC=0时，若时，若D=1，1234=1110；若；若D=0，1234=0111u若若D=0时时C变为变为1，3为为0，其余不变，其余不变，1234=0101；此后；此后D变变为为1，由于，由于3为为0，4仍然为仍然为1u若若D=1时时C变为变为1，4的输出仍然为的输出仍然为0，2变为变为0，1和和3不变，不变，1234=1010；此时；此时D再变为再变为0，4的输出为的输出为1，但由于，但由于2的输出