第七章组合逻辑电路

1、计计算算机机电电路路基基础础数数字字电电子子技技术术础础第第7章章 组合逻辑电路组合逻辑电路7.2组合逻辑电路分析方和设计方法组合逻辑电路分析方和设计方法7.3加法器和奇偶校验器加法器和奇偶校验器7.4编码器和译码器编码器和译码器7.5数据选择器和数据分配器数据选择器和数据分配器7.6 用中大规模集成电路实现组合逻辑电路用中大规模集成电路实现组合逻辑电路7.1 概述概述计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.1 概述概述1.组合逻辑电路的特点组合逻辑电路的特点110.nIIII输入输出YYYYm110.组合逻辑电路（1）逻辑功能特点）逻辑功能特点任何时刻，电路的稳定输出只决

2、定于该时刻各个输入任何时刻，电路的稳定输出只决定于该时刻各个输入变量的取值，这样的逻辑电路称为组合逻辑电路变量的取值，这样的逻辑电路称为组合逻辑电路计计算算机机电电路路基基础础数数字字电电子子技技术术础础可以表示为：),.,(.),.,(),.,(110111101111000nmmnnIIIFYIIIFYIIIFY（2）电路结构特点）电路结构特点输出只由输入决定输出没有有输入发生联系电路由基本门电路构成电路不包含具有记忆特性的元件计计算算机机电电路路基基础础数数字字电电子子技技术术础础2.组合逻辑电路功能表示方法真值表、卡诺图、逻辑表达式、时序图等3. 组合逻辑电路分类（1）按逻辑功能分：加

3、法器、比较器、数据选择器、编码器、译码器等等很多种类。（2）按照基本元件的不同分为：CMOS、TTL等类型（3）按照集成度来分：小规模、中规模、大规模、超大规模计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.2组合逻辑电路分析方法和设计方法组合逻辑电路分析方法和设计方法组合逻辑电路的分析：组合逻辑电路的分析：是指分析实际构成的逻辑电路的是指分析实际构成的逻辑电路的作用，判断其逻辑功能。作用，判断其逻辑功能。组合逻辑电路的分析的步骤组合逻辑电路的分析的步骤已知逻辑图已知逻辑图写逻辑表达式写逻辑表达式运用逻辑代数运用逻辑代数化简或变换化简或变换列逻辑状态真值表列逻辑状态真值表分析逻辑功

4、能分析逻辑功能数字电路逻辑关系可用真值表、逻辑表达式、逻辑图表示。数字电路逻辑关系可用真值表、逻辑表达式、逻辑图表示。计计算算机机电电路路基基础础数数字字电电子子技技术术础础2.分析举例分析举例DCBACDBADCABBCDADABCDCBADCBADCBADXDXYABCCBACBACBACWCWXBABABABABAW化简得：DXDXDXYCWCWCWXBABABAW计计算算机机电电路路基基础础数数字字电电子子技技术术础础DCBACDBADCABBCDADABCDCBADCBADCBAY A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0

5、 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0功能说明：当A、B、C、D中取值为“1”的个数为奇数时，输出为“1”否则为“0”计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.2组合逻辑电路分析方法和设计方法组合逻辑电路分析方法和设计方法7.2.2组合逻辑电路的基本设计方法组合逻辑电路的基本设计方法根据给定的实际逻辑要求，设计出能实现该要求的逻辑电路。根据给定的实际逻辑要求，设计出能实现该要求的逻

6、辑电路。组合组合逻辑电路的设计步骤逻辑电路的设计步骤根据给定的根据给定的实际逻辑要求实际逻辑要求定义输入逻辑变量定义输入逻辑变量和输出逻辑变量和输出逻辑变量 列出列出真值表真值表根据真值表写根据真值表写出逻辑表达式出逻辑表达式 化简化简逻辑表达式逻辑表达式 画出画出逻辑图逻辑图逻辑抽象逻辑抽象计计算算机机电电路路基基础础数数字字电电子子技技术术础础【例例】试设计一个表决电路，要求输出信号电平与试设计一个表决电路，要求输出信号电平与3 3个输入个输入信号中的多数电平一致。信号中的多数电平一致。【解解】1.逻辑抽象：逻辑抽象：三人表决，就有三个三人表决，就有三个输入逻辑变量，设为输入逻辑变量，设为

7、A、B、C；输出量；输出量为为Y YABCF00000010010001111000101111011111真值表真值表2. 列出真值表列出真值表7.2.2组合逻辑电路的基本设计方法组合逻辑电路的基本设计方法计计算算机机电电路路基基础础数数字字电电子子技技术术础础2. 根据真值表写出逻辑表达式根据真值表写出逻辑表达式F = ABC + ABC + ABC + ABC3. 化简化简F = ABC + ABC + ABC + ABC = ABC + ABC + ABC + ABC+ ABC + ABC=BC （A + A）+ AC（B + B）+ AB （ C + C ）=BC + AC + AB

8、 4. 画出逻辑电路图画出逻辑电路图F =BC + AC + ABABCF000000100100011110001011110111117.2.2组合逻辑电路的基本设计方法组合逻辑电路的基本设计方法计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.2.2组合逻辑电路的基本设计方法组合逻辑电路的基本设计方法例：设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，例：设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的安装在三个不同地方的3个开关都能独立的将路灯打开或者熄灭，当总电源个开关都能独立的将路灯打开或者熄灭，当总电源开关断开时，路灯不亮。开

9、关断开时，路灯不亮。【解解】1.逻辑抽象：逻辑抽象：输入是四个开关的状输入是四个开关的状态，设为态，设为A、B、C、S，0表示断开；表示断开；1表表示闭合示闭合；输出量路灯；输出量路灯的亮灭的亮灭为为Y Y，0 0灭灭1 1亮亮2. 列出真值表列出真值表 A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 0 0 0 0 CB

10、ASCBASSABCCBSAY计计算算机机电电路路基基础础数数字字电电子子技技术术础础)()()()()(CBASCBACBASCBAABCBABASCBASCBASSABCCBSAY=1=1&SCBAY7.2.2组合逻辑电路的基本设计方法组合逻辑电路的基本设计方法计计算算机机电电路路基基础础数数字字电电子子技技术术础础真值表真值表电路功电路功能描述能描述4.1.2 组合逻辑电路的设计方法组合逻辑电路的设计方法：设计一个楼上、楼下开关的控制逻辑电路设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关

11、关灭电灯；开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼下开关关灭电灯。设楼上开关为设楼上开关为A，楼下开关为，楼下开关为B，灯泡为，灯泡为Y。并。并设设A、B闭合时为闭合时为1，断开时为，断开时为0；灯亮时；灯亮时Y为为1，灯灭时灯灭时Y为为0。根据逻辑要求列出真值表。根据逻辑要求列出真值表。A BY0 00 11 01 10110 1 穷举法 1 计计算算机机电电路路基基础础数数字字电电子子技技术术础础 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化简 3 2 B

12、ABAY已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图ABY&ABY=1用与非门实现BABAYBAY用异或门实现计计算算机机电电路路基基础础数数字字电电子子技技术术础础真值表真值表电路功电路功能描述能描述：用与非门设计一个举重裁判表决电路。设举重用与非门设计一个举重裁判表决电路。设举重比赛有比赛有3个裁判，一个主裁判和两个副裁判。杠铃完个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明

13、成功的灯才亮。且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量设主裁判为变量A，副裁判分别为，副裁判分别为B和和C；表示；表示成功与否的灯为成功与否的灯为Y，根据逻辑要求列出真值表。，根据逻辑要求列出真值表。 1 穷举法 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAmmmY765 2 逻辑表达式逻辑表达式计计算算机机电电路路基基础础数数字字电电子子技技术术础础 ABC0001111001ABACY& 3 卡诺图卡诺图最简与或最简与或表达式表达式化简 4 5 逻辑变换逻辑变换 6 逻辑

14、电逻辑电路图路图 3 化简 4 111Y= AB +AC 5 ACABY 6 计计算算机机电电路路基基础础数数字字电电子子技技术术础础 7.3.1 7.3.1加法器加法器 加法器实现两个二进制数的加法运算电路。1、半加器 半加半加两个一位二进制数相加 半加器半加器实现半加运算的电路。1）输入变量有两个，分别为加数Ai和被加数Bi；输出也有两个，分别为和数Si和进位Ci。 1+) 1 1 0 1+) 0 1 0+) 1 1 0+) 0 07.3加法器和奇偶校验器加法器和奇偶校验器计计算算机机电电路路基基础础数数字字电电子子技技术术础础输输 入入输输 出出被加数被加数A 加数加数B和数和数Si 进

15、位数进位数Ci0 0 0 1 1 01 10 0 1 0 1 00 12）列真值表3）写表达式iiiiiiiiiiBACBABABAS4）画出逻辑电路图ABCS&=1ABSCCO逻辑符号逻辑符号计计算算机机电电路路基基础础数数字字电电子子技技术术础础2、全加器 全加器能够实现两个同位的加数，和来自低位的进位三者相加的电路。全加器全加器AiBiCi-1SiCi1）列真值表输输 入入输输 出出Ai Bi Ci-1 Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1计计算算机机电电路路基基础础数数字字电电子子技技

16、术术础础COABiii-1CCiSiCI2）写表达式1iii1iii1iii1iiii CBACBACBACBAS1iiiiii1iii1iiii CBACBACBACBAC11iii1iii1iii CBACBACBA)()(1iiiii)C(BABA3）画出电路图COABiii-1CCiSiCI=1=1ABCSiiiiCi-1&1输输 入入输输 出出Ai Bi Ci-1 Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1如果两如果两位二进位二进制数相制数相加呢？加呢？计计算算机机电电路路基基础础数数字字

17、电电子子技技术术础础实现多位二进制数相加的电路称为加法器。1)串行进位加法器串行进位加法器：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：进位信号是由低位向高位逐级逐级传递的，速度不高。3、加法器计计算算机机电电路路基基础础数数字字电电子子技技术术础础2)并行进位加法器（超前进位加法器）并行进位加法器（超前进位加法器） iiiBAG iiiBAP进位生成项进位生成项进位传递条件进位传递条件11)(iiiiiiiiiCPGCBABA

18、C进位表达式进位表达式1001230123123233233323310012012122122212210010110111011100001000CPPPPGPPPGPPGPGCPGCCPSCPPPGPPGPGCPGCCPSCPPGPGCPGCCPSCPGCCPS11iiiiiiCPCBAS和表达式和表达式4位超前进位加位超前进位加法器递推公式法器递推公式计计算算机机电电路路基基础础数数字字电电子子技技术术础础S0S1S2S3C3C0-1A0B0A1B1A2B2A3B3=1&1P0G0P1G1P2G2P3G311=1&=1&C0C1C21&=1=1=1=1&=1&计计算算机机电电路路基基础

19、础数数字字电电子子技技术术础础 16 15 14 13 12 11 10 974LS283 1 2 3 4 5 6 7 8VCC B2 A2 S2 B3 A3 S3 C3TTL 加法器 74LS283 引脚图 16 15 14 13 12 11 10 94008 1 2 3 4 5 6 7 8VDDB3C3 S3 S2 S1 S0 C0-1CMOS加法器 4008 引脚图A3 B2 A2 B1 A1 B0 A0 VSSS1 B1 A1 S0 B0 A0 C0-1 GNDA15A12 B15B12 A11A8 B11B8 A7A4 B7B4 A3A0 B3B0 S15S14S13S12 S11S

20、10S9 S8 S7 S6 S5 S4 S3 S2 S1 S04 位加法器4 位加法器4 位加法器4 位加法器C15 C11 C7 C3 C0-1加法器的级连加法器的级连集成二进制集成二进制4位位超前进位加法器超前进位加法器计计算算机机电电路路基基础础数数字字电电子子技技术术础础加法器的应用加法器的应用1、8421 BCD码转换为余码转换为余3码码 BCD 码 0 0 1 1余 3 码 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0=1=1=1=1被加数/被减数加数/减数

21、加减控制BCD码码+0011=余余3码码2、二进制并行加法、二进制并行加法/减法器减法器C0-10时，时，B 0=B，电路，电路执行执行A+B运算；当运算；当C0-11时，时，B 1=B，电路执行，电路执行AB=A+B运算。运算。计计算算机机电电路路基基础础数数字字电电子子技技术术础础 7.3.2 7.3.2奇偶校验器奇偶校验器 计算机、数字系统在工作时，有许多数据在不断的存取、运算、计算机、数字系统在工作时，有许多数据在不断的存取、运算、传递，难免发生错误，为了减少和避免错码，通常是在数字信息码上传递，难免发生错误，为了减少和避免错码，通常是在数字信息码上附加校验码进行监测，以便及时发现错码

22、，并及时采取措施加以纠正，附加校验码进行监测，以便及时发现错码，并及时采取措施加以纠正，奇偶校验是最简单最常用的校验方法。奇偶校验是最简单最常用的校验方法。 奇偶校验原理：通过计算数据中奇偶校验原理：通过计算数据中“1”的个数是奇数还是偶数来判断数据的的个数是奇数还是偶数来判断数据的正确性。在被校验的数据后加一位校验位或校验字符用作校验码实现校验。正确性。在被校验的数据后加一位校验位或校验字符用作校验码实现校验。 当某一位出现差错时，那么数据中1的个数就发生了变化，这种电路就是奇偶校验电路，用异或门来实现。因为：的个数为奇数若的个数为偶数若1A11A0ii21nAAACT741801412 1

23、1 10 98131345672 G H PE PO E O GNDVCC F E D C B A 计计算算机机电电路路基基础础数数字字电电子子技技术术础础真值表：输 入输 出1的个数 PO(奇）PE（偶）EO偶数1010奇数1001偶数0101奇数0110X1100X0011奇偶校验位 奇偶校验发生器奇校验器1B0.B7POPEPOPEOOEE1偶偶011奇奇010计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.4编码器和译码器编码器和译码器7.4.1编码器编码器用文字、符号或者数字等表示特定对象的过程称为编码。实现编码操作的电路称为编码器。1.二进制编码器用n位二进制代码对N=

24、2n个信号进行编码的电路称为二进制编码器（1）3位二进制编码器3位二进制编码器I0.I7Y0Y1Y2计计算算机机电电路路基基础础数数字字电电子子技技术术础础输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 13位二进制编码器位二进制编码器输输入入8个互斥的信号个互斥的信号输输出出3位二进制代码位二进制代码2真真值值表表计计算算机机电电路路基基础础数数字字电电子子技技术术础础753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I

25、1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a) 由或门构成(b) 由与非门构成111&逻逻辑辑表表达达式式逻辑图逻辑图计计算算机机电电路路基基础础数数字字电电子子技技术术础础(2)3位二进制优先编码器位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。输 入I7 I6 I5 I4 I3 I2 I1 I0输 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0

26、 10 0 0设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表计计算算机机电电路路基基础础数数字字电电子子技技术术础础12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式逻辑表达式计计算算机机电电路路基基础础数数字字电电子子技技术术础础逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08线线-3线线优优先先编编码码器器 如

27、果要求输出、输入均为反变量，则只要在图中如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。的每一个输出端和输入端都加上反相器就可以了。计计算算机机电电路路基基础础数数字字电电子子技技术术础础计计算算机机电电路路基基础础数数字字电电子子技技术术础础(3)集成集成3位二进制优先编码器位二进制优先编码器 VCC YS YEX I3 I2 I1 I0 Y0 I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 9 74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEX ST I7 I6 I5 I4 I3

28、I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 (a) 引脚排列图 (b) 逻辑功能示意图 ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX 0表示是编码输出； YEX 1表示不是编码输出。集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148计计算算机机电电路路基基础础数数字字电电子子技技术术础础输 入输 出ST01234567 IIIIIIII012 YYYEXYSY10000000001 1 1

29、1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的真值表的真值表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效计计算算机机电电路路基基础础数数字字电电子子技技术术础础 Y0 Y1 Y2 Y3

30、 YEX Y0 Y1 Y2 YEXYS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15&集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的级联的级联16线线-4线优先编码器线优先编码器优先级别从015 II递降计计算算机机电电路路基基础础数数字字电电子子技技术术础础输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I

31、5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 12 2 二二 十进制编码器十进制编码器1、8421 BCD码编码器码编码器输输入入10个互斥的数码个互斥的数码输输出出4位二进制代码位二进制代码真真值值表表计计算算机机电电路路基基础础数数字字电电子子技技术术础础9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY逻辑表达式逻辑表达式I9 I8 I7I6I5I4 I3I2 I1 I

32、0Y3 Y2 Y1 Y0(a) 由或门构成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由与非门构成Y3 Y2 Y1 Y0&逻辑图逻辑图计计算算机机电电路路基基础础数数字字电电子子技技术术础础I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0

33、1 10 0 1 00 0 0 10 0 0 08421 BCD码优先编码器码优先编码器真值表真值表优先级别从 I9至 I0递降计计算算机机电电路路基基础础数数字字电电子子技技术术础础逻辑表达式逻辑表达式124683468568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYI

34、IIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY计计算算机机电电路路基基础础数数字字电电子子技技术术础础逻辑图逻辑图11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&1在每一个输入端和输出端都加上反相器，便可得到输入和输出均为反变量的 8421 BCD 码优先编码器。10线-4线优先编码器计计算算机机电电路路基基础础数数字字电电子子技技术术础础(1)集成集成10线线-4线优先编码器线优先编码器84II3Y0Y1Y0I1I2I3I9I2Y1 2 3 4 5 6 7 8 15 14 13 12 11 10 9

35、 8VCCGND计计算算机机电电路路基基础础数数字字电电子子技技术术础础计计算算机机电电路路基基础础数数字字电电子子技技术术础础本节小结本节小结 用二进制代码表示特定对象的过程称为编用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。码；实现编码操作的电路称为编码器。 编码器分二进制编码器和十进制编码器，编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计方法也相各种译码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器同。集成二进制编码器和集成十进制编码器均采用优先编码方案。均采用优先编码方案。计计算算机机电电路路基基础础数数字字电电子子技技

36、术术础础7.4.2 译码器译码器计计算算机机电电路路基基础础数数字字电电子子技技术术础础译码器就是把一种代码转换为另一种代码的电路。 把代码状态的特定含义翻译出来的过程称把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。为译码，实现译码操作的电路称为译码器。1 二进制译码器二进制译码器 设二进制译码器的输入端为设二进制译码器的输入端为n个，则输出端为个，则输出端为2n个，且对应于输入代码的每一种状态，个，且对应于输入代码的每一种状态，2n个输出中个输出中只有一个为只有一个为1（或为（或为0），其余全为），其余全为0（或为（或为1）。）。 二进制译码器可以译出输入变量的全

37、部状态，二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。故又称为变量译码器。把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路计计算算机机电电路路基基础础数数字字电电子子技技术术础础（1）3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0

38、 0 0 0 0 1真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号计计算算机机电电路路基基础础数数字字电电子子技技术术础础01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器计计算算机机电电路路基基础础数数字字电电子子技技术术础础（2）集成二进制译码器）集成二进制译码器74LS138A2、A1、A0为二进制译码

39、输入端， 为译码输出端（低电平有效），S1、 、 为选通控制端。当S11、 时，译码器处于工作状态；当S10或 时，译码器处于禁止状态。07YY2S3S032SS132SS计计算算机机电电路路基基础础数数字字电电子子技技术术础础真值表真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效计计算算机机电电路路基基础础数数字字电电子子技技术术础础Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15使能译码输出 A0A1A2 A3 “1”译码输入 A0A1A2 STA STB STC低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y

40、6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7(3)二进制译码器级联的级联二进制译码器级联的级联4 线-16 线译码器00禁止工作1禁止工作计计算算机机电电路路基基础础数数字字电电子子技技术术础础（4）二进制译码器的主要特点）二进制译码器的主要特点功能特点：全译码器，在输出端提供了输入变量的全部最小项功能特点：全译码器，在输出端提供了输入变量的全部最小项电路结构特点：与门阵列电路结构特点：与门阵列计计算算机机电电路路基基础础数数字字电电子子技技术术础础二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A

41、0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。2 二二-十进制译码器十进制译码器1、8421 BCD码译码器码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。计计算算机机电电路路基基础础数数字字电电子子技技术术础础A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0

42、 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表计计算算机机电电路路基基础础数数字字电电子子技技术术础础01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAA

43、AYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&逻辑表达式逻辑表达式逻辑图逻辑图采用完全译码方案计计算算机机电电路路基基础础数数字字电电子子技技术术础础 A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&将与门换成与非门，则输出为将与门换成与非门，则输出为反变量，即为低电平有效反变量，即为低电平有效。计计算算机机电电路路基基础础数数字字电电子子技技术术础础、集成、集成8421 BCD码译码器码译码器74LS42 16 15 14 13 12 11 10 974LS42 1 2 3

44、4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图 输出为反变量，即为低电平有效，并且采用完全译码方案。计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.4.3 显示译码器显示译码器在数字系统和装置中，都需要将数字、文字、符号等直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工

45、作情况。实际工作中希望显示器与译码器配合使用，甚至直接利用译码器来驱动显示器，这就是显示译码器。数字显示电路是数字设备不可缺少的部分。计计算算机机电电路路基基础础数数字字电电子子技技术术础础 数字显示电路的组成方框图 1. 两种常用的数码显示器 数码显示器件是用来显示数字、文字或者符号的器件，常见的有辉光数码管、荧光数码管、液晶显示器、发光二极管数码管、场致发光数字板、等离子体显示板等等。主要讨论发光二极管数码管。 计计算算机机电电路路基基础础数数字字电电子子技技术术础础（1）半导体显示器件简单显示原理pn磷砷化镓计计算算机机电电路路基基础础数数字字电电子子技技术术础础 图（a）是输出为低电平

46、时，LED发光，称为低电平驱动； 图（b）是输出为高电平时，LED发光，称为高电平驱动；采用高电平驱动方式的TTL门最好选用OC门。 门电路驱动LED(a) 低电平驱动 (b) 高电平驱动mAVVFDIVVR10255R为限流电阻基本特点a 清晰悦目b 工作电压低1.5-3c 体积小寿命长d 响应速度快1-100nse 颜色丰富计计算算机机电电路路基基础础数数字字电电子子技技术术础础（2）液晶显示器件（LCD)液晶显示器件有以下一些特点液晶显示器件有以下一些特点 低压微功耗，低压微功耗，平板型平板型结构，结构，被动显示型（无眩光，不刺激人眼，不会引起被动显示型（无眩光，不刺激人眼，不会引起眼睛

47、疲劳），眼睛疲劳），显示信息量大（因为像素可以做得很显示信息量大（因为像素可以做得很小），小），易于彩色化（在色谱上可以非常准确的复现），易于彩色化（在色谱上可以非常准确的复现），无电磁辐射（对人体安全，利于信息保密），无电磁辐射（对人体安全，利于信息保密），长寿长寿命（这种器件几乎没有什么劣化问题，因此寿命极长，命（这种器件几乎没有什么劣化问题，因此寿命极长，但是液晶背光寿命有限，不过背光部分可以更换）。但是液晶背光寿命有限，不过背光部分可以更换）。 计计算算机机电电路路基基础础数数字字电电子子技技术术础础液晶的发现 液晶的发现可追溯到19世纪末，1888年奥地利的植物学家在作实验时发现，当

48、加热使温度升高到一定程度后，结晶的固体开始深解。但溶化后不是透明的液体，而是一种呈混浊态的粘稠液体，并发出多彩而美丽的珍珠光泽。当再进一步升温后，才变成透明的液体。这种混浊态粘稠的液体是什么呢？ 他把这种粘稠而混浊的液体放到偏光显微镜下观察，发现这种液体具有双折射性。 于是德国物理学家DLeimann将其命名为“液晶”，简称为“LC”。在这以后用它制成的液晶显示器件被称为LCD。计计算算机机电电路路基基础础数数字字电电子子技技术术础础abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh2 显示译码器显示译

49、码器七段字符显示器计计算算机机电电路路基基础础数数字字电电子子技技术术础础b=c=f=g=0，a=d=e=1时时a=c=d=e=f=g=0，b=1时时共阳极共阳极计计算算机机电电路路基基础础数数字字电电子子技技术术础础2、显示译码器、显示译码器真值表仅适用于共阳极真值表仅适用于共阳极LED真值表真值表0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 1 0 0计计算算机机电电路路基基础础数数字字电

50、电子子技技术术础础 A1A0 A3A2 00 01 11 10 00 0 1 0 0 01 1 0 0 0 11 10 0 0 021023021023AAAAAAYYAAAAAAYaaaa的卡诺图的卡诺图计计算算机机电电路路基基础础数数字字电电子子技技术术础础01012AAAAAYb012AAAYc0121201023AAAAAAAAAAYd0102AAAAYe0212013AAAAAAAYf1212023AAAAAAAYg计计算算机机电电路路基基础础数数字字电电子子技技术术础础计计算算机机电电路路基基础础数数字字电电子子技技术术础础3、集成显示译码器、集成显示译码器 16 15 14 13

51、 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND引脚排列图引脚排列图计计算算机机电电路路基基础础数数字字电电子子技技术术础础输 入输 出功能或十进制数LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (灭灯)LT (试灯)RBI (动态灭零)0 1 00 0 0 00(输入)100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1

52、 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0

53、 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0功功能能表表计计算算机机电电路路基基础础数数字字电电子子技技术术础础由真值表可以看出，为了增强器件的功能，在 74LS48 中还设置了一些辅助端。这些辅助端的功能如下：（1）试灯输入端LT：低电平有效。当LT0 时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。（2）动态灭零输入端RBI：低电平有效。当LT1、RBI0、且译码输入全为 0 时，该位输出不显示，即 0 字被熄灭；当译码输入不全为 0 时，该位正常显示。本输入端用于消隐无效的 0。如数据0034.50 可显示为 34

54、.5。（3）灭灯输入/动态灭零输出端RBOBI /：这是一个特殊的端钮，有时用作输入，有时用作输出。当RBOBI /作为输入使用，且RBOBI /0 时，数码管七段全灭，与译码输入无关。当RBOBI /作为输出使用时，受控于LT和RBI：当LT1 且RBI0 时，RBOBI /0；其它情况下RBOBI /1。本端钮主要用于显示多位数字时，多个译码器之间的连接。辅助端功能辅助端功能计计算算机机电电路路基基础础数数字字电电子子技技术术础础在多路数据传输过程中，能够从一组数在多路数据传输过程中，能够从一组数据中选择一路信号进行传输的电路据中选择一路信号进行传输的电路控制信号控制信号输入信号输入信号输

55、出信号输出信号数据选择器类似一个多投开关。选择哪一路数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。信号由相应的一组控制信号控制。A0A1D3D2D1D0Y7.5 数据选择器数据选择器1.四选一数据选择器（1）逻辑抽象计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.5 数据选择器数据选择器令：301201101001DY11DY01DY10DY00时，时，时，时，AAAAAAAA输 入 输 出D A1 A0YD0 0 0 D1 0 1 D2 1 0D3 1 0D0D1D2D3计计算算机机电电路路基基础础数数字字电电子子技技术术础础&111A1A0D0D1D2D3

56、Y计计算算机机电电路路基基础础数数字字电电子子技技术术础础2 集成数据选择器集成数据选择器 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成双集成双4选选1数据选择器数据选择器74LS153输 入输 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选中，处于工作状态；中，处于工作状态；S=

57、1时芯片被禁止，时芯片被禁止，Y0。计计算算机机电电路路基基础础数数字字电电子子技技术术础础集成集成8选选1数数据选择器据选择器74LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND70012701210120iiimDAAADAAADAAADY70012701210120iiimDAAADAAADAAADYS0 时S 1时 ， 选 择 器 被 禁 止 ， 无 论 地 址 码 是 什 么 ， Y总 是 等 于0计计算算机机电电路路基基础础数数字字电电子子

58、技技术术础础输 入输 出D A2 A1 A0 SY Y 1D0 0 0 0 0D1 0 0 1 0D2 0 1 0 0D3 0 1 1 0D4 1 0 0 0D5 1 0 1 0D6 1 1 0 0D7 1 1 1 00 1D0 0DD1 1DD2 2DD3 3DD4 4DD5 5DD6 6DD7 7D74LS151的的真真值值表表计计算算机机电电路路基基础础数数字字电电子子技技术术础础 Y Y74LS151(2)D7 D0 A2A1A0 EN Y Y74LS151(1)D7 D0 A2A1A0 EN11D15 D8D7 D0A3A2A1A0S2S1Y2Y1YY2Y1数据选择器的扩展数据选择器

59、的扩展A30 时，1S0、2S1，片(2)禁止、片(1)工作A31时，1S1、2S0，片(1)禁止、片(2)工作计计算算机机电电路路基基础础数数字字电电子子技技术术础础0123YYYY计计算算机机电电路路基基础础数数字字电电子子技技术术础础计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.5.2数据分配器数据分配器 能够将能够将1个输入数据，根据需要传送到个输入数据，根据需要传送到m个输出端中的任何一个输出端个输出端中的任何一个输出端的电路成为数据分配器，和我们前面讲的数据选择器逻辑功能真好相反。的电路成为数据分配器，和我们前面讲的数据选择器逻辑功能真好相反。其输入选择信号个数与数据

60、选择器是一样的都存在着：其输入选择信号个数与数据选择器是一样的都存在着：m=2n1路-4路分配器3210YYYY数据输出输入数据D A1 A0计计算算机机电电路路基基础础数数字字电电子子技技术术础础7.5.2数据分配器数据分配器由地址码决定将输入数据送给哪路输出。输 入输出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据013012011010 ADAYADAYAADYAADY计计算算机机电电路路基基础础数数字字电电子子技技术术础础逻辑图逻辑图11DA1 A0Y0