多功能数字时钟的设计(2013版)

1、数字电子技术实训-多功能数字时钟的设计 多功能数字时钟的设计一、设计任务书1、设计题目：多功能数字时钟的设计2、设计要求：（1）用数码管显示时、分、秒；（2）能快速校准时、分；二、设计思想及参考电路1、设计思想数字钟一般由振荡分频器、计数器、译码显示器、校准电路等四部分组成，这些都是数字电路中应用最广的基本电路。石英晶体振荡器产生的32768HZ时标信号送到15分频器，分频电路将时标信号分成1HZ的信号，即“秒”信号。“秒”信号送入计数器进行计数，并将累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数器电路来实现；“分”的计数与译码显示电路与“

2、秒”电路相同；“时”的显示由两级计数器和译码显示器组成二十四进制电路来实现，所有的计时结果由6位数码管来显示。数字时钟参考逻辑电路如图1所示。图1 数字时钟参考电路原理图2、振荡分频电路秒脉冲（1HZ）振荡器是数字时钟的核心，用它产生标准频率信号，再由分频器分成“秒”时间脉冲。晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ（215=32768HZ）的信号，通过15次二分频后可获得1Hz的脉冲输出。振荡分频电路的原理图如图2所示，它是由石英晶体、14位二进制计数器CD4060和双BCD同步加计数器CC4518等元件组成。图2 晶体振荡分频电路在数字电路中，分频器用于较高频率的时钟进行

3、分频操作，得到较低频率的信号，工作原理是计数，一般采用多级2进制计数器来实现，本次设计是运用了CD4060分频器进行分频，CD4060计数为14级2进制计数器，可以将32768Hz的信号进行14级2分频为2Hz，再通过CC4518组成的一级2分频后可得到1HZ的“秒”脉冲信号，也就是1S。 14位二进制计数器CD4060的引脚排列图如图3所示。CD4060由一振荡器和14级二进制串行计数器位组成，CR为高电平时，计数器清零且振荡器使用无效。振荡器的结构可以是RC或晶振电路，CD4060典型振荡器连接如图4所示。 图3 14位二进制计数器CD4060引脚排列图以及引脚说明图4 CD4060典型振

4、荡器连接图CC4518是双BCD同步加计数器，引脚图和功能表如图5所示。该芯片内部包含两个相互独立的计数器单元， CC4518的输出端波形如图6所示。图5 CC4518引脚排列图和功能表图6 CC4518的输出端波形图从图6可以看出，如果单独观察各个输出端的计数结果，Q1、Q2、Q3、Q4的分频系数分别为2、5、10、10。例如，当时钟信号的频率为100HZ时，则Q1、Q2、Q3、Q4的频率分别为50HZ、20HZ、10HZ、10HZ。CC4518为双BCD加计数器，该器件由两个相同的同步4级计数器组成。计数器级为D型触发器。具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数。在单个单

5、元运算中，EN输入保持高电平，且在CP上升沿进位。CR线为高电平时，计数器清零。计数器在脉动模式可级联，通过将Q3连接至下一计数器的EN输入端可实现级联。同时后者的CP输入保持低电平。3、计数器在本设计中我们采用CC4518分别构成六十进制计数器和二十四进制计数器。（1）六十进制计数器。六十进制计数器的电路形式很多，一般都是由一级十进制计数器和一级六进制计数器组成。用两块中规模集成芯片74HC160按“反馈清零法”串接而成的“秒”计数器的十位和个位如图7(a)所示，输出脉冲除用于自身“清零”外，同时还作为“分”计数器的输入信号。在图7(b)中，1HZ的“秒”脉冲信号送到CC4518的个位计数器

6、的CP端，个位计数器便对CP信号计数，计1次为1s。当计数到10s时，QD（即Q3）在CP的作用下产生正跳变沿，请注意：“QD的上升沿是不能作向十位进位的脉冲的，只有其下降沿才是满十进一的进位信号。正确的接法是将个位上的QD（即Q3）接十位上的EN（即使能端），十位上的CP接GND（地），而个位用CP端或EN端接1HZ的输入信号均可。” (a)用两片74HC160构成六十进制计数器 (b)用一片CC4518构成六十进制计数器 图7 六十进制计数器（2）二十四进制计数器。用2片74HC160构成的二十四进制小时计数器如图8(a)所示，用一片CC4518构成的二十四进制小时计数器如图8(b)所示。

7、 (a)用两片74HC160构成的二十四进制计数器 (b)用一片CC4518构成的二十四进制计数器 图8 二十四进制计数器4、译码和显示电路图9 计数器、译码器与显示电路间的连结示意图译码电路采用专用的译码器CD4511，其功能是将“时”、“分”、“秒”计数器中的计数状态（8421BCD码）翻译成七段数码管能显示的十进制数所要显示的电信号，然后经数码显示，将数字显示出来。译码、显示电路与计数器间的连结示意图如图9所示。CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可

8、直接驱动LED显示器。CD4511引脚排列如图10所示。图10 CD4511引脚排列图BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。正常显示时， B1端应加高电平。 LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。A1、A2、A3、A4：8421BCD码输入端。ag：7 段译码输出端，输出为高电平1有效，可驱动共

9、阴LED数码管。共阴 LED 数码管是指 7 段 LED 的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V时可使用300的限流电阻。 5、校准电路 如图11所示的校时电路。未按按钮S1时，与非门U1C输入端为“1”，输出为“0”，U1B输出为“1”，处于“关门”状态，此时校正信号不能送入U1B和U1A，从U1D的13脚进来的“时”脉冲信号通过U1D和U1A送给时计数器的CLK，这时数字钟正常工作，“时”脉冲进入时计数器。按下S1时，U1C的输入时“0”，输出为“1”，U1D的输出为“1”， 校正信号通过U1B和U1A送给时计数器的CLK，正常的“时”脉冲被封锁，因

10、而能较快地校准“时”计数器的计数值。 接时计数器的CLK校正信号“时”脉冲信号 图11 校时电路校分电路同校时电路。若所按下的是校“分”按钮S2，则“校正信号”直接进入分计数器，而正常的“分”脉冲被阻止进入，因而能较快地校准“分”计数器的计数值。校准完毕将校正按钮释放，使其复位，数字时钟将继续进行正常时的计时工作。三、功能模块仿真和整机仿真图形1、CD4518 十进制计数:2、CD4518 十进制计数（边沿触发）:3、CD4518 构成100进制计数: 4、CD4518 构成60进制、24进制计数: 5、4511显示译码：6、4511功能测试：7、CD4518 构成60进制计数+译码显示电路: 8、CD4518 构成24进制计数+译码显示电路:9、小时（24进制）+分钟（60进制）显示 10、时分秒显示11、整机显示（带校时校分功能）四、印制电路板的设计PCB版面尺寸：长150mm，宽110mm。元件的封装：1、AXIAL0.4 焊盘参数（ X：2.5mm Y：2mm 孔径：0.7mm）2、CAP 焊盘参数（ X：1.524mm Y：1.524mm 孔径：0.762mm）3、DIP14 焊盘参数（X：2.