基于TMS320VC5402的频谱分析系统的设计

1、2010年 6 月 22 日湖北民族学院科技学院信息工程系DSP 课 程 设 计 报 告 书题目 : 基于 TMS320VC5402的频谱分析系统的设计专业：电气工程及其自动化班级：07 级 11 班学号：K030741107学生姓名：刘颜指导教师：黄勇信息工程系课程设计任务书学号电气工程及其自 K030741107 学生姓名 刘颜 专业（班级）动化 07 级 11 班设计题目基于 TMS320VC5402的频谱分析系统的设计设计技术参数个参数于论文中查阅设 计 要 求（ 1）系统设计中， C5402 完成数据处理， AT89S52单片机完成控制和显示， 绘制出系统框图 （VISIO） ；（2

2、）包括电源设计、复位电路设计、时钟电路设计、A/D 转换设计、电平转换设计、 JTAG接口设计等，用 Protel 软件绘制原理图和 PCB图；（ 3）给出程序流程图，设计频谱分析系统软件（C5402 的数据处理软件、单片机的控制及显示软件） ；（4）通过对系统的全面分析得出设计结论（被处理信号的频率范围、采 用的信号处理算法等） ；（5）参考文献，论文格式规范。工 作 量论文字数 5000 以上工 作 计 划14 周：查阅资料15 周：初步完成16 周：实验论证17 周：完成论文参 考 资 料1、 HPI 主机接口在多处理器系统中的应用，电子技术，2002， 72、 廖传书，李崇 .CAN

3、总线控制器与 DSP 的接口 .电子技术应用， 20023、 彭广书 .数字信号处理一理论、算法与实现。北京:清华大学出版社， 19984、 陈斌，施克仁，郭大勇， TMS320vC54oZ 外部并行引导装载方法的研究，电 子技术应用， 2004指导教师签字年月日学生姓名：刘颜 学号： K030741107 专业（班级）：电气工程及其自动化 07级 11班课程设计题目： 基于 TMS320VC5402 频谱分析系统的设计指导教师评语：成绩：指导教师：年 月 日摘要信号处理中和频谱分析最为密切的理论基础是傅立叶变换(Fourier transform ，FT)。离散傅立叶变换 (DFT) 和数字

4、滤波是数字信号处理的基本内容。信号时域采样理论实现了信号时 域的离散化， 而离散傅里叶变换理论实现了频域离散化， 因而开辟了数字技术在频域处理信 号的新途径，推进了信号的频谱分析技术向更广的领域发展。本系统的硬件部分主要由三部分组成：信号调理及A/D变换、 DSP处理和 PC机接口。输入的信号经过调理(放大、滤波、和量程选择)后由A/D 变换为数字信号， DSP对数字信号进行 FFT变换得到输入信号的功率谱，最后将数据通过异步串口送往PC机显示。本系统的软件设计包括 DSP上的程序和 PC机上的程序两部分。 DSP上的程序实现总体 控制和用 FFT 算法处理数据； PC机上的程序则实现软面板，

5、实时显示波形，提供友好的用 户操控界面。本系统设计大量应用了数字和模拟电路技术， 采用模块化设计思想。 加上对各种快速开 发工具的利用，如 CCS和高级编程语言 Borland C+ Builder ，使得我们能在很短的时间内 圆满完成基本设计任务，并实现了一部分扩展功能。基于这种情况， 并进行数据的频域处理， 然后直接在普通示波器上显示信号的频谱特性 曲线。本课题主要做了以下工作 : 首先设计了一套 DSP一 VC5402开发系统， 包括计算机串行 通信、 HPI口与计算机并行口通信的接口电路 ; 在该系统上开发了全部频谱分析处理软件， 设计开发了串口通信的 DSP算法和主机软件以及计算机并

6、行口对HPI 口自举的 BOOTLOA程D序; 通过仿真器验证整个系统的运行是否正确，最后下载程序到DSP芯片，脱机用示波器直接观察信号的频谱波形。通过实验测试， 频谱分析系统使用简便直观， 只要接到信号源与示波器之间， 即可观察 信号的频谱。 利用 DSP开发频谱分析仪并用于实验教学目前还少见， 本系统在实验教学中填 补了一项空白。 该开发系统资源丰富， 除可以做频谱分析外， 还可以进行 DSP其它方面的开 发工作，为进一步在 DSP方面的开发工作奠定了基础。关键词 ：频谱分析， DSP， FFT，仿真， JATG， HPIDESIGN OF SPECTRUMAN ELESYSERBASED

7、 ON DSPBased on above phenomenon,wo designed an spectrum analyses system using high capability price ratio DSP chip of TMS320VC5402o f TI corporation.It can acquisite signal and process the data in frequency fields,then show the spectrum of signal in common oscilloscope directly.With the development

8、 of computer and microelectronics,spectrum analyzing based on Digital Signal Process(DSP) has been applied in all kinds of fields,and it acts as an important role.but in teaching procession,the effect of teaching was affected because we could not show the spectrum of signal directly and could not af

9、ford the expensive spectrum analyzer.The main work of design are follows:First we designed DSP-VC5402 development system include the interface of communicating with PC series port and HPI port communicating with PC parallel port;then we developed spectrum analyses software on it and DSP arithmetic f

10、or series communicating and software of host and HPI BOOTLOADER program;Finally we Validated the system by JTAG emulator,Then download the program to DSP and observe the spectrum wave by oscilloscope offline.KEY VVORDS:SPECTRUANMA LYZ，E DSP， FFT，EMULA，T JTAG，HPI目录1 摘要 . 12 概述 . 63 方案设计、原理 . 63.1 硬件设

11、计 . 83.2 频谱分析系统设计 . 93.3 软件件设计 . 103.4 从设备接口 . 143.5 AD 转换 . 164数据处理软件 . 185控制显示软件 . 226结论 . 26参考文献 . 27概述20 世纪 60 年代的 Coonye 和 utkcye 提出了 FFT ，可以将运算减少到伽 /2)ofgZN 次乘法， 因此 FFT 成为频谱分析的核心算法。而 FFT 算法中同样有大量的乘法运算存在，乘法运算的速度是数字信号处理实现中的 一个瓶颈问题，采用一般的计算机或 CPLD 可以实现算法，但是速度不能达到要求。随着 FFT 的广泛应用，人们做了大量的工作来改善其性能，一方面

12、，是算法的改进，另一方面， 是硬件实现。 TI 公司生产的 DSP芯片都有硬件乘法器和 FFT 运算所需的位倒序的间接寻址 方式、并行算法，使得乘法运算可以在一个指令周期内完成。 TMS32OVC5402 具有很高的 FFT 运算速度，使得由它组成的复杂系统的实时处理能力大为提高。 TMS320VC5402 是定 点 DSP ，由于性能优越，价位比较低，近年来应用比较广泛。本设计就是采用 TI 公司的 DSP芯片 TM3s20VC5402 为核心，主要完成 FFT 算法和 AD， DA 的控制。所要解决的问题主要是自行开发DSP 一 5402 开发系统，然后作 FFT 算法，经过优化以后，由于

13、 DSP 下载到 DSP 中利用示波器观察结果，最后应用到实验室中作为教学 的辅助设备。 扩展外设需要分配地址空间， 所以在开发系统中需要用到一片 Xillnx 的 CPLD XC95108 作逻辑控制，负责 VC5402 的寻址、输入输出等。同时兼顾开发系统的其它功能， 在 FFT 算法上作一些优化，芯片缩短运行时间，提高系统性能。利用 TL16C55O 串并转换 模块开发了与计算机串口通信的软件， 实现主机与 DSP 的串行通信 ;利用 PC并口控制简单、 速度快的特点，开发了 PC 并口与 DSP 的 HPI 口通信软件，进而实现通过 PC 并口来实现 DSP的 HPI 口 BOOTLo

14、ADER ，主要考虑时序配合、 寻址方面的问题， 在论文中将给出详细 介绍。分析原理在信号时域检测方面， 示波器是一种极为重要且有效的量测仪器， 它能显示信号的波幅、 频率、 周期，但对于频谱的显示相对困难。频谱分析仪可以解决这个问题，它能同时将含有许多频率成分的信号用频域方式来显示，以识别各种频率的功率特性。频谱分析仪采用多种滤波、检波器和多工同步扫描器将信号的不同频率成分显示 在 CRT 上，但随着滤波器的数目增加，其性能有所下降且价格随之增加，从而限制了其性 能和应用范围。傅立叶变换是一种将信号从时傅立叶变换后的信号输出即可实现频谱分析。傅立叶变换的快速算法 (FFT) 需要大量的运算，

15、采用高速处理器才能实现。数字信号处理器(DSP)就是一种专用的高速处理器，它的内部结构设计可以做大量复杂运算，它的出现使FFT 变换变得非常方便。0000007F00803FFF4000FF7FFF80FFFFPage 0 ProgramRessrved(OVLY=1)External(OVLY=0)On-chip DARAM(OVLY=1)External(OVLY=0)ExternalInterrupts(External)MP/MC 非 =1Microprocessor ModeData0000005F0060007F00803FFF4000EFFFF000FEFFFF00FFFF图 2

16、-1 TMS320VC5402存储器映射MappedRegistersScratch-PadRAMOn-chip DARAM16K*16-bitExternalROM(DROM=1) Or External (DROM=0)Ressrved (DROM=1) Or External (DROM=0)从数字信号处理入手我们可以找到另外的频谱分析方法。域变换到频域的变换形式。 由傅立叶变换可知一个时域信号由若干频率成分构成， 如果能将硬件系统设计(一)TMS320VC5402VC5402 具有高性能的改进的哈佛总线结构，不同于传统的冯诺依曼结构的并行体系 将程序与数据分别存储， 独立编址， 独立访

17、问，三条独立的 16bit 数据存储器总线和一条 16bit 的程序存储器总线使数据的吞吐量提高了一倍， 采用了 6 级流水线， 并行处理多条指令。 提 供 4Kx1b6ti 的片上 ROM 和两块 SKx1b6ti 的片上 DARAM 。每一块可在一个指令周期内完 成两次读或一次读和一次写操作。具有一个 40bit 的算术逻辑单元，包括一个 40bit 桶形移 位器和两个独立的加法器 ;17x1b7ti 的并行乘法器与专用的 4b0ti 加法器相结合可以在一个并 行指令周期内完成一次乘加操作 (MAC) 。具有专用于 Vietbri 蝶形算法的比较、选择和存储单元 (CSSU): 指数译码器

18、可以在一个指令周期内求一个 40bit 累加数的指数值 ;两个地 址发生器、 八个辅助寄存器和两个辅助寄存器算术单元 (ARAU); 单周期定点指令执行时间为 10ns。0000007F00803FFF4000EFFFF000FEFFFF00FF7FFF80FFFF二）系统键显单元存储器TMS320VC5402TLC7528模拟输出JTAGTL16C550MAX232RS232串口图2-2DSP-5402系统方框图1.APCK 式 VC5402VC5402 板是一个最小系统，它设计有电源变换，从 SV 到 1.SV 和 3.3V ，满足 VC5402 的核电压和管脚电压的要求， 采用一块 TP

19、S767D318 即可实现电压变换 ; 由于外部是 SV 电压 的器件，所以需要驱动和隔离，采用一片 VLC16245 实现 VC5402 管脚 3.3V 与外部 SV 电 压的双向变换 ;还设计有复位、 JATG 接口、 利用内部锁相环实现时钟倍频的外部时钟设置电 路，如图 2一 3所示。2.逻辑控制逻辑控制部分是系统的核心管理中心，本系统采用 Xilinx 公司的可编程逻辑器件 XC95108 一 PC84 一巧实现逻辑控制。用可编程逻辑实现数字电路可以大大减少器件数目， 节约 PCB 面积，降低功耗，减少调试时间，改善系统的性能，提高系统设计的可靠性，最 大优点在于设计灵活，容易更该逻辑

20、关系，另外有强大的设计工具，容易实现逻辑电路。特别是对 10 寻址时，选通信号有效性、读写时序正确要进行后仿真。我们采用 XLI 取 X 版本的 Mdeelsmi 软件 MXES.8 进行后仿真， 由 SIE 综合布线后将产生一个 SDF 反标注文 件， SDF AD7821模拟输入16245并口CPLD电压变换DBAB是一种标准延时格式文件，用于记录综合布线后电路的线延迟和门延迟信息，在 仿真输出的波形上叠加上这些信息，将使波形更接近实际。本系统中的 CPLD 负责外部端口的寻址、时序的配合和编码译码工作。其它引脚做了10相应的扩展，以备以后更改逻辑或扩展功能使用: 整个设计中使用的宏单元

21、(Macrocells) 为40%，使用的引脚比较多 (90%) ，所以选用 xC95108，引脚关系如图 2一 4所示。两个 JK 触发器和并口信号、 HPI 接口信号组成主机 (PC)和 DSP 的 HPI 口通信逻辑关 系;IOSTRB 、MSTRB 、W#组成 FLASH 、SDRAM 、ADC、DAC、UART、CAN 模块的读写 信号，用来控制这些模块的输入输出整个电路外设 10地址如表 2一 1所示，仿真结果如图 2一 6所示。内部逻辑关系如图 2一 5所示，高位地址 AO 一 A4 、A16 一 A19 经过译码器 和 Sl#、 #、 DS#组成 FLASH 、SDRAM 、A

22、DC 、DAC 、 UART 、 CAN 模块的片选信号，用 来分配地址，另外的地址用 XO 一 X3 扩展出来，以备它用 ;111212_ _ _Lg工 _ _ _ _ 【*BST-IS _ _ . |二Ai 5_ tpQO二_ tiOC) _ 一 _ _ 二A19 _ _ Idll5 _ _一二.二 一二二二_ 二 _ 一*15-1胡*luq_I-_。4iczr1*_曲尸一TTTTTTJLJ-U-LJTTTJ-U-U-LrU-LrLrLrLnLJTTmrULrLrLrLJ-U-UTJTJ-LrTJ- IEW_；S 1_LED1_TS 【 I ,-_ _.-ETY_e5I 1gq- - -

23、- - g- - -一” ryq_ I _碍芹|_ IHJCLJ-沁飪J=AJ?_iL5 _厂I_皿皿-LJLJ U LJ l_l LJ U LJ LJ LJ LJas _J LJ LJ LJ LJ LJ LJ |_J LJ_ LJ l_l LIUAFT.S-I -ngq|_f J理卫 LJLTTJTJLJTJTJTJ-LJ-LJLJLTTJTTUTJTTmFLJTTTJ5 _TLTTJTJ-LJ-LJ-LJ-LJ-UnrLJ-LTmj-LJ-LrLJ-LrLJ-LrLJ-UrU -PiM.-S -I _ _ I和卫L_n_n_n_r_un_n_rT_rLn_rn_n_n_rL_n_r_L_r

24、n_o_n_n_n_nL_nLJ_L_rL_n_ri_rmj河卫TLJ-LTLJ-U-U-LrLrLrLrTJTTTTTJ-LrU-UTJ-LrTJTTTTTJ-LrTJ-U-UTTTJ图2-6逻辑仿真CS#与 WR# 高，3.A/D 设计电路原理图 2 一 7 所示， DO 一 D7 接 DSP 数据总线，则 T#，CS#，WR#，RD#信号由 逻辑单元译码产生。 AD7821 有两种工作模式，采用 wR 一即模式 (MODE=)l ， 6 脚设计为 WR#输入，当 CS#低， AD7821 在 WR#的下降沿开始转换， WR 上升沿 380ns 后 NIT#出现 下降沿， 表示转换结束，

25、此时置 RD# 和 CS#低，可以从 AD7821 读取数据， 同时 RD#和 CS# 的上升沿使 NIT# 拉高，时序如图 2一 7 所示。4.DA 设计 在此方式下，输入锁存器是透明的，输入数据直接影响模拟输出。当DBO 一 DB7 输入端的数据锁存直到再次变为低。当CS#高时不管 WR# 如何，数据输入禁止。电路原理图见图 2 一 8，DBO 一 DB7 直接接 DSP 数据线， CS#由逻辑单元译码产生， 当 DSP 发生 10 寻址时选中 DAC ，DACA#DACB 由逻辑单元译码产生通道选择信号。 REAF和 REFB 位输出通道参考电压。 RFBA 和灯 BB 以及 OUAT

26、和 OUTB 为输出极性引脚，可以产生单极性和双极性输出，本电路采用双极性输出。145.存储模块访问存储时间为70ns，和 JEDEC 标准兼容， 非常便与操作。 有复位引脚， 可以和系统复位相连 ;有判断擦除、 编程结束的引脚，可以是判断引脚DQ7 电位恒定，也可以判断引脚 DQ6 为 1。分配情况见表 2 一 2，由 DSP 的存储器映射关系 （见图 2 一 ）l 可知当 DROM=O 时，对 于映射到 x00O00 一 xo7FFF 的数据区用户只能使用 0 x4000 一 xo7FFF 。6.串行通信 为了达到高速通信和减轻 DSP 负担，采用第二种方法，利用异步通信芯片 TLI6C5

27、50 实现串行通信。利用通用 1/0 口线 XF 和 BIO 来构成串口，由软件设计波特率，在 CPU 不 繁忙的情况下往往采用这种方法;利用 （通用异步收发器 ）来进行串行通信， cPu 只需通过uATR 提供的接口来编程，就可以实现串行通信。（l）TL16C550TLI6C55OC 是 TI 公司的异步通信芯片，它具有以下主要特点:管脚与 TLI6C750 兼容15最高可达 IM 的波特率，且波特率发生器可编程设定 ; 由软件设定的 FIFO 以减少 CPU 中断; 有可编程的串行数据发送格式 :数据位长度为 5、6、 7、8:具有奇、偶校验或无校验模式 ;停 止位长度为 1、1.5、2;

28、采用 44引脚 PLCC 封装。TL16C550 的引脚如图 2一 10所示。TL16C55O 各主要引脚的功能说明见表 2 一 3。16(2)TL16C550 片内寄存器介绍VC5402 与 PC机串行通信的硬件电路如图 2一 11所示。TL16C550 的 CSO 和CSI都接高电 平， CSZ#接 vc5402 的 I/o 空间经过逻辑单元译码产生的片选信号UATRweCS 。当 X 取、XOUT 端外接 1.8432MHz 晶振时， VC5402 以 38400 的波特率与 PC 机通信， divisor=XNI 频率一 (波特率 x6l)=3 ，所以波特率因子寄存器的低位设为03H

29、，高位设为 ooH 。TLC16C550的数据线 DO 一 D7 直接与 VC5402 的 DO 一 D7 数据线相连， TL16C550 的片内寄存器选择 线接 VC5402 的 AOAZ 。由于 RS 一 232 一 C 电路电平与 CMOS 电平不同，因此， RS232 驱动器与 CMOS 电平连接时必须经过电平转换， 采用 MAX232 完成这一功能， MAXZ 犯具 有一个专有的低压降发送器输出级， 在其以双电荷棒 3.0V 一 5.5V 供电时， 可以获得真正的 RS一 232性能。该器件只需 4个 1 叮小型外接电容，可在维持 RS 一 2 犯输出电平的情况 下确保运行于 12O

30、kb/s 数据率， 因此十分适合高速串行通信场合。 利用 RXRDY 和 TXRDY 引入 外部中断，从而系统工作在中断方式， RXRDY 和 TXRDY 由逻辑单元译码和 VC5402 的中 断相连，可以选择中断 0 到中断 4。 VC5402 也可向 TL16C550 产生中断 UARTNIT 。7.HPI17口与并口通信HPI 为 8 位并行口，通过控制寄存器 (HPIC) 、地址寄存器 (HPIA) 、数据寄存器 (HPID) 和内存块实现与主机的通信【 “一 22 ，主要特点是外围硬件少。主机和 DSP 可独立的对 HPI 口操作，握手信号可通过中断方式完成。表 2 一 5 给出并口

31、与 HPI 口的连接及功能， HPI 接口信号如表所示， HPI 接口方便与 PC 并口连接，接口逻辑为逻辑控制单元图 2 一 5 所示。8.扩展单元9.键显模块做一些显示方面的实验，扩展了显示部分，利用两个 8 段数码管，接到 DSP 上，可以 通过跳线选择动态显示和静态显示。 同样扩展了键盘端口可以连接 8x8 的矩阵键盘， 通过编 程实现键码识别。10 电源管理VC5402 核电压为 1.SV，端口电压为 3.3V ，外围器件为 SV，运放为士 12V。整个开发 板输入电压为三种 :SV，士 12V ，可以从 PC 的电源取。经过 TPS767D318 将 SV 变为 .SV 和 3.3

32、V ，供给 VC5402 。(三)EPP一 5100 系统EPP一 5100 仿真器属于扫描仿真器， 通过 DSP 芯片上提供的几个仿真引脚实现仿真功 能，可以解决高速 DSP 芯片的仿真。用户程序运行在目标系统的片内或片外存储器实时运 行，不会影响仿真器引入额外的等待状态。 EPP一 5100 仿真器采用 14 线的 JATG 仿真接口， 如图 2 一 12，通过这个仿真接口与目标系统的VC5402 相接进行仿真，功能如表 2 一 6 所示。181.JATG 边界扫描原理JATG 基本测试原理是在靠近器件的每一个 10 管脚处加一个移位寄存器单元。在测试 期间，这些寄存器单元用于控制输入管脚

33、的状态(高低 )，并读出输出管脚的状态，利用这种基本思想即可测试出电路板中的器件的好坏及相互连接的正确性。 在正常工作期间， 这些移 位寄存器单元是透明的，不影响电路的正常工作。2.硬件设计AeTs99oI24测试总线控制器 (TBe) ，它兼容 IEEEll49.l 一 1990(JTAG) 边界扫描规范。它 需要串行测试信号 TCK，TMS，TDI，TDO，无需增加其他逻辑。有四个事件10 引脚可以19BOOTLOADER 程序，稍做修改即可实现异步与目标器件通信，每一事件都有自己的产生探测逻辑，有两个 16 位事件计数器。它通 过 5 位地址总线 ADRs(-40) 和 16 位读写数据

34、总线 DAl 人(巧一 )受主机控制，在 TCKI 周期读写选通，任何一个 24 位的寄存器都可以进行读写操作。有两个命令寄存器和一个写 缓存器，一个读缓存器，可以访问控制寄存器和状态寄存器，它的状态通过RDY 和取 T 通知主机。主机可以让它产生 TMS 序列使目标器件从一个稳定的测试访问端口(ATP) 移到另一个稳定的测试访问端口，通过目标器件执行指令或测试数据。一个 32 位的计数器可以预置 需要扫描或执行的指令数。串行数据从选择的 TDI 输入到读缓存，主机从这里获得 16 位串 行数据流，同样主机通过写写缓存可以把数据通过 TDO 输出到目标器件，图 2 一 13 为功 能图。3 件

35、系统设计软件系统主要由 AD 采样、 FFT变换、 DA 转换组成，同时利用板上资源开发了 HPI 口PC机与 DSP的 HPI 口通信 ;开发了通过仿真器在线 FLASH 编程，也可以实现并行 BOOTLOADER; 利用 TI 公司的 TL16C55O 开发了与计算 机串口通信软件。20（四 ）FFT 设计流程整个 FFT变换过程和 AD 采样、 DA 输出是连续进行的，流程如图 3一 9所示。（五 ）DA 变换DA 变换主要是把 FFT 变换产生的功率谱数据模拟输出，而 TLC7528 操作简便，只要 选通以后给数据端送数据即可输出。但是 TLC7528 是并行 8 位，而 DSP数据是

36、 16 位，所 以要进行数据的调整，将高 8 位保留，然后将双极性的数据改为单极性输出，即高位与 1 异或，把负数变成正数，程序见附录 I。（六）串口通信程序设计系统软件设计包括 PC 机、 TMS320VC5402 以及 TL16C550 的初始化和通信协议等。 初 始化的主要任务是设置操作所需要的参数。 这些参数包括串行通信时数据串的数据位数、 停 止位数、奇偶校验等。另外，还需要设置发送和接收的波特率及中断方式。 其中需要注意的 是由于系统工作在中断方式， 应允许接收就绪中断和发送缓冲区空中断， 相应地， 中断允许 寄存器的值应该设置为 03H 。1.DSP 程序DPS 软件设计部分包括

37、 TLI6C550 初始化和数据发送 /接收以及双方的通信协议。下面 介绍 TL16C550 的初始化程序。 TL16C550 初始化程序主要包括以下几部分 :21l) 波特率的设定 ;(2)完成有关收、发 FIFo 的设定，主要是 MCR 压 CR 寄存器的设置 ;(3)传输数据格式设定，包括 8 位数据位、 2 位停止位、偶校验 ;(4)设置 FFIo 控制以及中断控制寄存器。 此外，在完成设置前，还应注意以下几点 :(l)设定 DLL 和 DLH 前， LCR7 应为 l，即将 soH 写入线路控制寄存器 (LeR) 。(2)设定 MCR 前工 CR 应为 ooh，地址相重叠的寄存器不能

38、同时使能。(3)读写 RBR 和 THR 时，由于 DSP 的读写速度很快，故最好不要连续读写，而是在每 读、写一次后延时一段时间，然后再进行下一次读写。(4)注意的是发送与接收数据必须使用相同的格式TL16C550 的地址分配在 FO 空 bJI 的 0008h 一 000Fh，读写通过 PORTR 和 PORTW 指 令完成，初始化程序见附录 m。2.主机程序主机程序由 Delphi 开发，利用 sPcoMM 控件相对简单，并且该控件具有丰富的与串通 信密切相关的属性及事件，提供了对串口的各种操作，而且还支持多线程。下面对 SPCOMM 的属性、方法和事件简单介绍一下。(1)属性CommN

39、mae:Srting 表示 CoMI 、 CoMZ 等串口的名字 ;BaudRat:eDWORD 根据实际需要设定的波特率，在串口打开后也可更改此值， 实际波特率随之更改 ;Pariytchekc:Booelna 表示是否需要奇偶校验 ;Byteszie:(_5 ，_6，_7，_8)根据实际情况设定的字节长度 ;Pytesize:(None ， odd， Even， Mkar ， Space)奇偶校验位 ;stopBits:(_l ， _l_5 ，一 )停止位 ;SenDdataEmPty:这是一个布尔型属性，为 ture 时表示发送缓存为空，或者发送 队列里没有信息 ;为 afsle 时表示

40、发送缓存不为空，或者发送队列里有信息。(2)方法WriteComm (p Data To Write ：PChar；dwSizeof Data To Write ； Word)方法是个带有布 尔型返回值的函数，用于将一个字符串发送到写进程，发送成功返回ture，发送失败返回afsle。执行此函数将立即得到返回值， 发送操作随后执行。 该函数有两个参数， 其中 pDataTo 叭 /rite 是要发送的字符串， dwsiezooataTbwrite 是发送字符串的长度。22(l)HPIC 为 16 位寄存器，如表 3 一 2 所示。BOB:由主机读写， BOB=1 时主机读写的第 1字节为低字节

41、， 第2字节为高字节 ;BOB=0 时主机读写的第 1 字节为高字节，第 2 字节为低字节 ;主机第一次存取 HPIA 和 HPID 之前， BOB 先初始化。DSP 创 T:主机写。 DSPNIT=l ， VC5402 中断。HNrT: 主机和 VC5402 均可读写，决定引脚 HNIT 输出状态 ;VC5402 写 HNIT=1 使 H 取T 变低，可用来中断主机 ;主机写 H 取 T=1 可清除中断。表 3-2 HPIC 寄存器(2)HPIA: 只能由主机访问，包含当前片内 RAM 地址。(3)HPID: 主机通过 HPID 与 HPI 内存块交换数据， 由接口控制信号决定将 HPI 内存单元 值读入 HPID 还是将 HPID 值写入 HPI 内存单元。计算机的并口控制简单，工作在双向模式下，数据传输快，控制和状态引脚都工作在2310 状态，利用并口可以实现与 DSP 的 HPI 口通信。 PHI 作为外设连接到主机， 主机作为 HPI 的主控制端，通过 HR/W 、HDSI 访问数据，在 HDSI 上升沿输入数据， HBIL 输入确定接收 的是低字节还是高字节。 HBLI 在 HDSI 上升沿变化，落后 HDsl 一个样值。表 3 一 3 和表 3 一 4 给出并口引脚状态和读写寄存器， 通过对读写寄存器的访问可以实现对并口的读写， 接 口时序如图 3 一 1