六进制加法器约束相为000110教材

1、目录 1 课程设计的目的与作用 . 1 2 设计任务 . 1 3 设计原理 . 2 3.1 三位二进制加法计数器 . 2 3.2 用 74LS153制作组合电路 . 2 3.3 用集成芯片设计一个 10 或 12 进制可控计数器 . 2 4 实验步骤 3 4.1 三位二进制加法计数器 . 3 4.2 用 74LS153制作组合电路 . 8 4.3 用集成芯片设计一个 10 或 12 进制可控计数器 . 9 5 仿真结果分析 9 6 设计总结 10 7 参考文献 10 1 课程设计的目的与作用 （1）了解同步计数器及序列信号发生器工作原理； （2）掌握计数器电路的分析，设计方法及应用； （3）掌

2、握序列信号发生器的分析，设计方法及应用 2 设计任务 2.1 加法计数器 （1）设计一个循环型 3位 2进制加法计数器，其中无效状态为（ 000，110），组合电路选 用与门和与非门等。 （ 2）根据自己的设计接线。 （ 3）检查无误后，测试其功能。 2.2 组合电路 （ 1）设计一个组合电路，选用一片 74LS153芯片设计电路。 （ 2）根据自己的设计接线。 （ 3）检查无误后，测试其功能。 2.3 10 或 12 进制的可控计数器 （1）设计一个 10 或 12 进制的可控计数器，选用两片 74L163芯片设计电路。 （ 2）根据自己的设计接线。 （ 3）检查无误后，测试其功能。 3 设

3、计原理 3.1 加法计数器 1. 计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部 件。计数器按长度可分为： 二进制， 十进制和任意进制计数器。 计数器不仅有加法计数器， 也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为 可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。 2. 时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根 据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭 代得到特征转换表，分析特征转换表画出状态图。 3. CP 是输入计数脉冲，所谓计数，就是记 CP脉

4、冲个数，每来一个 CP脉冲，计数器就加一 个 1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉 冲，计数器归零的同时给高位进位，即要给高位进位信号。 3.2 组合电路 1.74LS153 是双 4 选一芯片，有 8 个输入端： 1C0 1C1 1C2 1C3 2C0 2C1 2C3 2C4 和 2 个 输出端 Y1 Y2. 2 个使能输入端口分是 STB,STA,只有当 STB=STC=，0 数据选择器才能正常 工作，否则处于禁止状态。 3.3 用集成芯片设计一个 10 或 12 进制的可控计数器 选取两片 74LS163芯片设计 10或 12进制可控计数器。 7

5、4LS163具有以下功能： A 异步清零功能 当CR 0 时，计数器清零。在 CR 0 时，其他输入信号都不起作用，由时钟触发器的逻 辑特性知道，其异步输入端信号是优先的， CR 0正是通过 RD 复位计数器也即使异步清 零的。 B 同步并行置数功能 当CR 1、LD 0时，在 CP上升沿操作下，并行输入数据 d0 d3进入计数器，使 Q3n 1Q2n 1Q1n 1Q0n 1 d3d2d1d0。 C 二进制同步加法计数功能 当CR LD 1时，若CTT CTP 1,则计数器对 CP信号按照 8421编码进行加法计数 D 保持功能 当CR LD 1时，若 CTT CTP 0, 则计数器将保持原来

6、状态不变。对于进位信号有两 种情况，如果 CTT 0,那么 CO 0; 若是CTT 1,则CO Q3nQ2nQ1nQ0n 4 实验步骤 4.1 加法计数器 1.根据要求有其状态图如下图所示。 001 010 011 100 101 111 图 1 状态图 2. 选择触发器，求时钟方程、输出方程、状态方程 A 选择触发器 由于触发器功能齐全、使用灵活，在这里选用 3 个CP下降沿触发的边沿 JK触发器。 B 求时钟方程 采用同步方案，故取 1.1) CP0=CP1=CP2=CP CP 是整个要设计的时序电路的输入时钟脉冲 C 求输出方程 确定约束项 由所给题目有无效状态为 000,110 其对应

7、的最小项为 Q2nQ1nQ0n 和Q2nQ1n Q0n是约束项 0 00 01 11 10 1 xxx 010 100 011 1 1 0 1 1 1 0 0 1 xxx 图 .2 输出卡诺图 Q Q1nQ0n 0 x 0 1 0 1 1 0 x 图 3 Q2n 次态卡诺图 Q1n+1 的卡诺图 0 x 1 0 1 1 0 1 0 x 4 Q1nQ0n x 0 0 1 1 1 1 x 图 5 次态卡诺图 显然，由图所示各触发器的卡诺图便可很容易的得到 1）选择触发器： 由于 JK触发器功能齐全、使用灵活，故选用 3 个下降沿 JK触发器。 （ 2）求时钟方程： CP0=CP1=CP2=CP n

8、+1 n （3）状态方程： Q2n+1=Q2n Q1n Q0n+ Q 2n Q1 错误！未找到引用源。 =错误！未找到引用源。 错误！未找到引用源。 =Q2n+ Qn2 Q n 1 J Q n K Q n （4）驱动方程：错误！未找到引用源。 =错误！未找到引用源。 Q1nQ0n 错误！未 找到引用源。 =Q0n 错误！未找到引用源。 = 1 错误！未找到引用源。 =Q 1n 错误！未找到引用源。错误！未找到引 用源。 =Q0n 错误！未找到引用源 错误！未找到引用源。 =Q2n 4. 仿真电路图 图 6 仿真图 图 7 100 仿真图 6 图 8 101 仿真图 图 9 111 仿真图 5.

9、 检查电路能否自启动 将无效状态 000、110 式代入式中进行计算，结果可见，所设计的时序电路能够自启动 4.2 组合电路 1. 题目为 Y= （3,5,6,7） 2. 解答得 D0 0,D1 C,D2 C,D3 3. 可设计电路为 图 10 74ls153 组合电路 4.3 用集成芯片设计一个 10 或 12 进制的可控加法器 1. 74LS163 的引脚功能 CP是输入计数脉冲， 也就是加到各个触发器的时钟信号端的时钟脉冲； CR是清零端； LD 是置数控制端； CTP 和CTT 是两个计数器工作状态控制端； D0D3是并行输入数据端； CO 是进位信号输出端； Q0 Q3 是计数器状态

10、输出端 图 11 74LS163 状态表 2. 选用芯片的二进制同步加法计数功能， 10 或 12 进制是一片 74LS163应用，用一个单刀 双掷开关 所以仿真图如下 图 12 10 或 12 进制可控计数器仿真图 5 仿真结果分析 实验结果可通过数字显示器的数字变化观察计数器的工作情况，容易验证电路是否正确 1. 三位二进制加法计数器，显示器的数字会按顺序循环变化，证明 001 110 为不存在的 约束项，电路连接正确。 2. 组合电路，在这个设计实验中通过控制 C 的变化，输出相应的值，证明设计合理且电 路连接正确。 3. 集成芯片设计出的 10或12进制可控计数器，通过开关控制选用 10 或 12进制计数器 证明设计合理，电路连接正确。 6 设计总结 通过数字电子技术课程设计的学习与实践我们能更好的了解相关数字元件的功能，并会设 计相关电路。 在设计过程中要有探索精神， 遇到问题要勤于尝试敢于发现错误并改正错误。 同时要注重和同学的交流合作达到相互进步，共同成长的目的。 通过做这个课程设计我学会了把平时学习的理论知识和实际操作很好的联系起来，增 强了自己的电路设计能力，初步形成了软件工程理念，对自己所学的知识有了更清晰的认 识。同时意识到了自己今后学习的大方向。 我意识到在以后的学习中，自己必须加强对新生