第四章组合逻辑电路(龙)

1、第第 4 章章 组合逻辑电路组合逻辑电路第第 4 章组合逻辑电路章组合逻辑电路 概述概述组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险数值比较器数值比较器数据选择器数据选择器译码器和数据分配器译码器和数据分配器编码器编码器组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法本章小结本章小结加法器加法器常用组合常用组合逻辑电路逻辑电路第第 4 章章 组合逻辑电路组合逻辑电路主要要求：主要要求： 掌握掌握组合逻辑电路和时序逻辑电路的概念组合逻辑电路和时序逻辑电路的概念。 掌握组合逻辑电路的特点，了解其描述方掌握组合逻辑电路的特点，了解其描述方法。法。 4.1概述概述第第 4 章章 组合逻辑电

2、路组合逻辑电路指任一时刻的输出只取决于指任一时刻的输出只取决于同一时刻输入状态的组合，而与同一时刻输入状态的组合，而与电路原有的状态无关的电路。电路原有的状态无关的电路。 数字电路根据逻辑功能特点的不同分为数字电路根据逻辑功能特点的不同分为 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路 指任一时刻的输出不仅取决于指任一时刻的输出不仅取决于同一时刻输入信号的组合，而且与同一时刻输入信号的组合，而且与电路原有的状态有关的电路。电路原有的状态有关的电路。 一、组合逻辑电路的概念一、组合逻辑电路的概念 第第 4 章章 组合逻辑电路组合逻辑电路组合逻辑电路的逻辑功能特点：组合逻辑电路的逻辑功能特点

3、： 没有存储和记忆功能。没有存储和记忆功能。 组合电路的组成特点：组合电路的组成特点： 由门电路构成，不含记忆单元，只存在从由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。输入到输出的通路，没有反馈回路。 组合电路的描述方法主要有逻辑表达式、组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。真值表、卡诺图和逻辑图等。 二、组合逻辑电路的特点与描述方法二、组合逻辑电路的特点与描述方法 第第 4 章章 组合逻辑电路组合逻辑电路主要要求：主要要求：掌握组合逻辑电路掌握组合逻辑电路分析分析方法方法与设计方法。与设计方法。4.2 组合逻辑电路的分析方法和设计方法组合逻辑电

4、路的分析方法和设计方法 第第 4 章章 组合逻辑电路组合逻辑电路4.2.1 组合逻辑电路的分析组合逻辑电路的分析分析思路：分析思路：基本步骤：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。系，从而确定电路的逻辑功能。 根据给定逻辑图根据给定逻辑图写出输出逻辑式写出输出逻辑式，并进行必要的，并进行必要的化简化简列真值表列真值表分析逻辑功能分析逻辑功能第第 4 章章 组合逻辑电路组合逻辑电路输输 出出11001100YBA输输 入入00111 00 11112YAY 例例 分析下图所示逻辑分析下图所示逻辑 电路的功能。电路的功

5、能。解：解： ( (1) )写出输出逻辑函数式写出输出逻辑函数式BABA ABBABAABB( (3) )分析逻辑功能分析逻辑功能( (2) )列逻辑函数真值表列逻辑函数真值表通过分析真值表可知：当通过分析真值表可知：当A、B输入的状态不同时，输入的状态不同时，输出输出Y= 1；当；当A、B输入的状态相同时，输出输入的状态相同时，输出Y= 0；因此，；因此，图示电路具有异或功能，为异或门。图示电路具有异或功能，为异或门。Y3ABYY1Y2Y2ABY 1YY1Y313YBYABA32YYYBA)()(BABBAAABBABA为了方便写表达式，可在图中为了方便写表达式，可在图中标注中间变量，如标注

6、中间变量，如Y Y1 1、Y Y2 2、Y Y3 3第第 4 章章 组合逻辑电路组合逻辑电路 例例 分析下图所示逻辑分析下图所示逻辑 电路的功能。电路的功能。解：解： ( (1) )写出输出逻辑函数式写出输出逻辑函数式BAY 1ABCCBACBACBA CBACBA )(CYY 1CBA ABCYY1YY1001010100111( (3) )分析逻辑功能分析逻辑功能( (2) )列逻辑函数真值表列逻辑函数真值表111011101001110010100000YCBA输输 出出输输 入入01010000111100001111通过分析真值表可知：通过分析真值表可知：A、B、C 三个输入变量中，

7、有奇数个三个输入变量中，有奇数个 1时，输出为时，输出为 1，否则输出为，否则输出为 0。因此，图示电路为三位奇校验电路。因此，图示电路为三位奇校验电路。0101001100111111第第 4 章章 组合逻辑电路组合逻辑电路由由 Si 表达式表达式可知，当输入有可知，当输入有奇数个奇数个 1 时，时，Si = 1，否则，否则 Si = 0。 例例 分析下图电路的逻辑功能。分析下图电路的逻辑功能。解：解：( (2) )列真值表列真值表( (1) )写出输出逻辑函数式写出输出逻辑函数式AiBiCi-1CiSiiiiiiiBACBAC 1)(iiiiiiiiBACBACBA 11AiBi Ci-1

8、0100 01 11 10 1 1 1 1111011101001110010100000CiSiCi-1BiAi输输 出出输输 入入11110000由由 Ci 表达表达式可画出其式可画出其卡诺图为：卡诺图为：11101000 列出列出真值表真值表1 iiiiCBAS第第 4 章章 组合逻辑电路组合逻辑电路 例例 分析下图电路的逻辑功能。分析下图电路的逻辑功能。解：解：( (2) )列真值表列真值表( (1) )写出输出逻辑函数式写出输出逻辑函数式AiBiCi-1CiSiiiiiiiBACBAC 1)(iiiiiiiiBACBACBA 11111011101001110010100000CiS

9、iCi-1BiAi输输 出出输输 入入11110000111010001 iiiiCBAS( (3) )分析逻辑功能分析逻辑功能将两个一位二进制数将两个一位二进制数 Ai 、Bi 与低位来的进与低位来的进位位 Ci- -1 相加，相加，Si 为本位和，为本位和，Ci 为向高位产生的为向高位产生的进位。这种功能的电路称为全加器。进位。这种功能的电路称为全加器。第第 4 章章 组合逻辑电路组合逻辑电路 例例 分析下图电路的逻辑功能。分析下图电路的逻辑功能。BCCBMACi)(CBAS 分析逻辑功能分析逻辑功能M为控制位为控制位.M=0时时:全加器全加器,同前同前(C为低为低 位进位）位进位）M=1

10、时时:带借位的减法器带借位的减法器,将将两个一位二进制数两个一位二进制数 A、B 与与低位来的借位低位来的借位 C 相减，相减，S 为为本位差，本位差，CO 为向高位产生为向高位产生的借位。的借位。 1111&1A B C MSCO第第 4 章章 组合逻辑电路组合逻辑电路4.2.2 组合逻辑电路的设计组合逻辑电路的设计 设计思路：设计思路：与分析过程相反，根据给定逻辑要求，设与分析过程相反，根据给定逻辑要求，设计出实现该功能的最佳逻辑电路。计出实现该功能的最佳逻辑电路。 一、基本设计步骤一、基本设计步骤 工程上的最佳设计，通常需要用多个指标去衡量，主要考虑工程上的最佳设计，通常需要用多个指标去

11、衡量，主要考虑的问题有以下几个方面：的问题有以下几个方面： 所用的逻辑器件所用的逻辑器件数目最少数目最少，器件的，器件的种类最少种类最少，且器件之间，且器件之间的的连线最少连线最少。这样的电路称。这样的电路称“最小化最小化”（最简）电路（最简）电路。 满足速度要求，应使满足速度要求，应使级数最少级数最少，以减少门电路的延迟。，以减少门电路的延迟。 功耗小，工作稳定可靠。功耗小，工作稳定可靠。 第第 4 章章 组合逻辑电路组合逻辑电路一、逻辑抽象一、逻辑抽象。将文字描述的逻辑命题转换成真值表叫逻将文字描述的逻辑命题转换成真值表叫逻辑抽象。辑抽象。1 1、分析事件的因果关系，确定输入变量和输出变量

12、。、分析事件的因果关系，确定输入变量和输出变量。 一般把事情的原因定为输入变量，事情的结果作为输出变量。一般把事情的原因定为输入变量，事情的结果作为输出变量。2 2、定义逻辑状态的含义、定义逻辑状态的含义逻辑赋值。逻辑赋值。 用二值逻辑的用二值逻辑的0 0、1 1两种状态分别代表输入、输出变量的两种两种状态分别代表输入、输出变量的两种不同状态。这里不同状态。这里0 0和和1 1的具体含义由设计者人为选定。的具体含义由设计者人为选定。3 3、列真值表：、列真值表： 组合逻辑电路的设计一般可按以下步骤进行：组合逻辑电路的设计一般可按以下步骤进行：第第 4 章章 组合逻辑电路组合逻辑电路一、逻辑抽象

13、。一、逻辑抽象。 二、写出逻辑表达式二、写出逻辑表达式 三、化简。（若选定器件类型，则变换为与门电三、化简。（若选定器件类型，则变换为与门电路相对应的最简式。）路相对应的最简式。） 四、画逻辑电路图。四、画逻辑电路图。（原理性设计已完成）（原理性设计已完成） 五、工艺设计。五、工艺设计。包括设计机箱、面板、电源、显示电路、控包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。制开关等等。最后还必须完成组装、测试。 逻辑图逻辑图实际逻实际逻辑问题辑问题真值表真值表逻辑表逻辑表达式达式最简（或最最简（或最合理）表达式合理）表达式第第 4 章章 组合逻辑电路组合逻辑电路设设

14、三个阀门为三个阀门为 A、B、C ，其，其开通时取值为开通时取值为 1，关闭时取值为，关闭时取值为 0；输出为输出为 Y ，发出正常工作信号时为，发出正常工作信号时为 1 ，否则为，否则为 0 。由此得真值表如右。由此得真值表如右。 例例 在三个阀门中在三个阀门中, ,有两个或三个阀门开通时，才能输出正有两个或三个阀门开通时，才能输出正常工作信号；否则输出信号不正常，试设计一个能输出正常常工作信号；否则输出信号不正常，试设计一个能输出正常信号的逻辑电路信号的逻辑电路。解：解：(1)(1)逻辑抽象（分析设计要求，列逻辑抽象（分析设计要求，列出真值表）出真值表）110010100000YCBA输出

15、输出输输 入入100011111011101001111111110 二、设计举例二、设计举例 1. 1. 单输出组合逻辑电路的设计单输出组合逻辑电路的设计 第第 4 章章 组合逻辑电路组合逻辑电路( (3) )根据输出逻辑式画逻辑图根据输出逻辑式画逻辑图YABC( (2) )化简输出函数化简输出函数Y= AB + BC +ACABC0100 01 11 10 1 1 1 1 0 0 0 0，并求最简与非式，并求最简与非式=AB + BC + AC=AB BC AC门电路种类门电路种类最少最少第第 4 章章 组合逻辑电路组合逻辑电路BiAi输输 入入CiSi输输 出出相加的相加的两个数两个数本

16、位和本位和向高位向高位的进位的进位解：解：( (2) ) 求最简输出函数式求最简输出函数式Ci = Ai Bi( (3) ) 画逻辑图画逻辑图iiiBAS 10110101011000111BiAi输输 入入CiSi输输 出出00 例例 试设计半加器试设计半加器电路。电路。将两个将两个 1 位二进制数相位二进制数相加，而不考虑低位进位的运加，而不考虑低位进位的运算电路，称为半加器。算电路，称为半加器。SiCiAiBi( (1) )分析设计要求，分析设计要求， 列真值表。列真值表。 2. 多输出组合逻辑电路的设计多输出组合逻辑电路的设计第第 4 章章 组合逻辑电路组合逻辑电路用与非门实现的半加器

17、电路为用与非门实现的半加器电路为AiBiSiCi1 iiiBAC iiBA iiiiiBABAS iiiiBABA iiiiiiABABBA. . 此式虽非最简，但这样可利用此式虽非最简，但这样可利用 Ci 中的中的信号信号 Ai Bi ，省去实现省去实现 Ai 和和 Bi 的两个非门，的两个非门，从而使整体电路最简。从而使整体电路最简。第第 4 章章 组合逻辑电路组合逻辑电路4.3 若干常用组合逻辑电路若干常用组合逻辑电路人们在实践中遇到各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的

18、组合逻辑电路产品。比较常用的有编码器、译码器、数据选择器、加法器和数值比较器等等。下面分别进行介绍。 第第 4 章章 组合逻辑电路组合逻辑电路Half Adder，简称，简称 HA。它只将两个。它只将两个 1 位位二进制数相加，而不考虑低位来的进位。二进制数相加，而不考虑低位来的进位。1011010101100000CSBA输输 出出输输 入入ABSCOCO ABCBABABAS4.3.1 加法器加法器 1 1、半加器、半加器 一、一、1 1位加法器位加法器第第 4 章章 组合逻辑电路组合逻辑电路Full Adder，简称，简称FA。能将本位的两个。能将本位的两个二进制数和邻低位来的进位数进行

19、相加。二进制数和邻低位来的进位数进行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi输输 出出输入输入ABSCOCOCICI1 iiiiCBASiiiiiiBACBAC 1)(设在第设在第 i 位两个二进制数相加。位两个二进制数相加。 2 2、全加器、全加器 第第 4 章章 组合逻辑电路组合逻辑电路两个多位二进制数相加两个多位二进制数相加其低位进位输出端依次连至相邻高其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位地。因此，高位数的相加必须等到低位运

20、算完成后才能进行，这种进位方式称运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。为串行进位。运算速度较慢。其进位数直接由加数、被加数其进位数直接由加数、被加数和最低位进位数形成。各位运算并和最低位进位数形成。各位运算并行进行。运算速度快。行进行。运算速度快。串行进位加法器串行进位加法器超前进位加法器超前进位加法器二、多位加法器二、多位加法器模拟手工模拟手工计算方式计算方式第第 4 章章 组合逻辑电路组合逻辑电路串行进位加法器举例串行进位加法器举例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加数加数 A 输入输入A3A2A1A0B3B2B1

21、B0B3B2B1B0加数加数 B 输入输入低位的进位输出低位的进位输出 CO 依次加到相邻高位依次加到相邻高位的进位输入端的进位输入端 CI 。相加结果读数为相加结果读数为 C3S3S2S1S0和数和数进位数进位数4 4个全加器构成，个全加器构成，电路结构简单电路结构简单传输延迟时间长传输延迟时间长（最差需要经过（最差需要经过4个全加器的延迟时个全加器的延迟时间）。间）。第第 4 章章 组合逻辑电路组合逻辑电路超前进位加法器超前进位加法器只需经过只需经过三级门电路三级门电路的的延迟时间，等价于延迟时间，等价于1位全位全加器加器的时间延迟。的时间延迟。l基本原理：加到第基本原理：加到第i i位的

22、进位的进位输入信号是两个加数第位输入信号是两个加数第i i位以前各位（位以前各位（0 0至至i-1i-1）的函）的函数，可在相加前由数，可在相加前由A,BA,B两数两数确定。确定。优点：快，每优点：快，每1 1位的和及最后位的和及最后的进位基本同时产生。的进位基本同时产生。l 缺点：电路复杂。缺点：电路复杂。第第 4 章章 组合逻辑电路组合逻辑电路)()()()()()()()(:)()()()( :000001111011111000001101110100000000000CIBABABABACOBABACOCIBABABACOBASCOCI1iCIBABACOCIBAS0CI0i例如：例

23、如：第第 4 章章 组合逻辑电路组合逻辑电路超前进位加法器举例：超前进位加法器举例：CT74LS283相加结果读数相加结果读数为为 C3S3S2S1S0 4 位二进制加位二进制加数数 B 输入端输入端 4 位二进制加位二进制加数数 A 输入端输入端低位片进位输入端低位片进位输入端本位和输出端本位和输出端向高位片的向高位片的进位输出进位输出A3A2A1A0B3B2B1B0CI COS3S2S1S0C3CT74LS283逻辑符号逻辑符号第第 4 章章 组合逻辑电路组合逻辑电路例例 试用试用 4 位加法器位加法器 CT74LS283 设计一个设计一个 8421BCD 码转换为余码转换为余 3 BCD

24、 码输出的电路。码输出的电路。 余余 3BCD 码为码为 8421BCD 码码加加 0011，如取输入，如取输入A3A2A1A0 为为 8421BCD 码，码，B3B2B1B0=0011，进位输入，进位输入 CI=0，输出，输出 S3S2S1S0为为S3S2S1S0 = 8421BCD + 0011即为余即为余 3BCD 码码 解：解：余余 3 码码1A0A1A2A3B0B1B2B3CICO4S0S1S2S3C38421BCD码转换为余码转换为余3码的电路码的电路8421BCD码码第第 4 章章 组合逻辑电路组合逻辑电路例：试用两片例：试用两片4 4位超前进位加法器位超前进位加法器74LS28

25、374LS283构成一个构成一个8 8位位加法器。加法器。解：低位芯片的高位进位输出端接高位芯片的低位进解：低位芯片的高位进位输出端接高位芯片的低位进位输入端。位输入端。高位高位低位低位第第 4 章章 组合逻辑电路组合逻辑电路主要要求：主要要求： 理解编码的概念。理解编码的概念。 掌握掌握常用编码器的类型、逻辑功能和使用方法。常用编码器的类型、逻辑功能和使用方法。4.3.2 编码器编码器第第 4 章章 组合逻辑电路组合逻辑电路编码编码 用二进制代码表示某个事物或特定用二进制代码表示某个事物或特定对象，这一过程称为对象，这一过程称为编码编码。实现编码功能的电路实现编码功能的电路 常用编码器常用编

26、码器 普通编码器普通编码器 优先编码器优先编码器 编码器编码器( (即即Encoder) Encoder) 编码器的概念与类型编码器的概念与类型 使用编码技术可以大大减少数字电路系统中信号传输线的使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。条数，同时便于信号的接收和处理。例如：一个由例如：一个由8 8个开关组成的键盘，个开关组成的键盘， 直接接入：需要直接接入：需要8 8条条信号传输线；信号传输线； 编码器：只需要编码器：只需要3 3条条数据线。数据线。（每组输入状态对应一组（每组输入状态对应一组3 3位二进制代码）位二进制代码）第第 4 章章 组合逻辑电

27、路组合逻辑电路定义：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。 举例：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。 普通编码器的方框图输入：八个信号（对象）I0I7 （二值量）八个病房呼叫请求输出：三位二进制代码Y2Y1Y0称八线三线编码器对病房编码第第 4 章章 组合逻辑电路组合逻辑电路 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0编码器输入输出的对应关系编码器输入输出的对应关系设输入信号为设输入信号为1 1表示对该输入进行编码。表示对该输入进行编码。任何时刻只允许输入一个编码请求表达式、电路图？其它输入取值组合不允许出现，为无关项。第第 4 章

28、章 组合逻辑电路组合逻辑电路3 3位二进制编码器的真值表位二进制编码器的真值表逻辑表达式：逻辑表达式：76542IIIIY76321IIIIY75310IIIIY( (利用无关项化简利用无关项化简) ) 1 1 1Y2Y1Y0I1I2I3I4I5I6I7第第 4 章章 组合逻辑电路组合逻辑电路 在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。第第 4 章章 组合逻辑电路组合逻辑电路设设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此

29、类推，次之，依此类推，I I0 0最低。最低。3 3位二进制优先编码器的真值表位二进制优先编码器的真值表第第 4 章章 组合逻辑电路组合逻辑电路 74LS148电路的功能表例：八线三线优先编码器74LS148 第第 4 章章 组合逻辑电路组合逻辑电路 （1） 选通输入端：只有在 = 0时，编码器才处于工作状态；而在 = 1时，编码器处于禁止状态，所有输出端均被封锁为高电平。SS禁止状态工作状态第第 4 章章 组合逻辑电路组合逻辑电路 (2) 编码输入端：逻辑符号输入端 上面均有“”号，这表示编码输入低电平有效。I0I7低电平有效允许编码，但无有效编码请求优先权最高第第 4 章章 组合逻辑电路组

30、合逻辑电路(3) 编码输出端 ：从功能表可以看出，74LS148编码器的编码输出是反码。Y2、Y1、Y0 第第 4 章章 组合逻辑电路组合逻辑电路允许编码，但无有效编码请求正在优先编码（4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。第第 4 章章 组合逻辑电路组合逻辑电路 74LS14874LS148的逻辑符号的逻辑符号 以上通过对以上通过对74LS14874LS148编码器逻辑功能的分析，介绍编码器逻辑功能的分析，介绍了通过了通过MSIMSI器件逻辑功能表了解集成器件功能的方法。器件逻辑功能表了解集成器件功能的方法。要求初步具备查阅器件手册的能力。不要求背74LS148的功能

31、表。第第 4 章章 组合逻辑电路组合逻辑电路 用74LS148接成的16线4线优先编码器 优先权最高(2)片无有效编码请求时才允许(1)片编码编码输出的最高位编码输出为原码第第 4 章章 组合逻辑电路组合逻辑电路CC74HC147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I910 线线 4 线优先编码器线优先编码器 CC74HC147反码输出反码输出被编信号被编信号输入，输入，( (省省略了略了 I0) )，低电平有低电平有效。效。0111111111110101111111110001111111101101111110010111110100111100001110111010011

32、001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输出输入输入第第 4 章章 组合逻辑电路组合逻辑电路CC74HC147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I910 线线 4 线（或二线（或二-十进制）优先编码器十进制）优先编码器 CC74HC1470111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输出输入输入I9 = 1，I8 = 0 时时，不论不论 I

33、0 I7 为为 0 还是还是 1，电路只，电路只对对 I8 进行编进行编码，输出反码码，输出反码 0111。1110101111111111111无编码请求无编码请求Y3Y2Y1Y0=1111依次依次类推类推01100 I9 = 0 时时，不论其他，不论其他 Ii 为为 0 还是还是 1，电路只，电路只对对 I9 进行编进行编码码，输出，输出 Y3Y2Y1Y0 = 0110，为反码，其原码为为反码，其原码为 1001。第第 4 章章 组合逻辑电路组合逻辑电路CC74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I90111111111110101111111110001111111

34、101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输出输入输入111010011001111111111111被编信号优先级别从高到被编信号优先级别从高到低依次为低依次为 I9、I8、I7、I6、I5、 I4、I3、I2、I1、I0。10 线线 4 线优先编码器线优先编码器 CC74HC147第第 4 章章 组合逻辑电路组合逻辑电路4.3.3译码器译码器主要要求：主要要求： 理解译码的概念。理解译码的概念。 掌握二进制译码器掌握二进制译码器 CT74LS138 的的逻辑

35、功能和逻辑功能和使用方法。使用方法。 理解其他常用译码器的逻辑功能和使用方法。理解其他常用译码器的逻辑功能和使用方法。掌握掌握用二进制译码器实现组合逻辑电路用二进制译码器实现组合逻辑电路的方的方法。法。 第第 4 章章 组合逻辑电路组合逻辑电路译码译码是是编码编码的逆过程。的逆过程。将具有特定意义的二进制将具有特定意义的二进制代码转换成相应信号输出的过代码转换成相应信号输出的过程。程。即将编码时赋予代码的特即将编码时赋予代码的特定含义定含义“翻译翻译”出来。出来。实现译码功能的电路实现译码功能的电路 译码器译码器 二进制译码器二进制译码器 二二 - - 十进制译码器十进制译码器 显示译码器显示

36、译码器 译码器译码器( (即即 Decoder) Decoder) 二进制二进制代码代码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 译码的概念与类型译码的概念与类型 第第 4 章章 组合逻辑电路组合逻辑电路1110000010001100000010101000000010011000000011001000000010001000001000001000000000001000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2输输 出出输输 入入解：解： ( (1) ) 分析设计要求，分析设计要求，列出功能表。列出功能表。 例例 设计一个设计一个3 3位二进制代码译码器。位二

37、进制代码译码器。 设输入设输入 3 位二进制代位二进制代码为码为A2、A1、A0 。共有。共有23= 8 种不同组合。因此，种不同组合。因此，它有它有8个输出端，用个输出端，用Y0、Y1、 、Y7表示，输出表示，输出高电平高电平 1 有效。有效。一、二进制译码器一、二进制译码器 将输入二进制代码的各种将输入二进制代码的各种组合按其原意转换成对应信号组合按其原意转换成对应信号输出的逻辑电路。输出的逻辑电路。 第第 4 章章 组合逻辑电路组合逻辑电路111000001000110000001010100000001001100000001100100000001000100000100000100

38、0000000001000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2输输 出出输输 入入Y1Y2Y3Y4Y5Y6Y7A0A1A23 位二进制位二进制译码器译码器Y0( (2) ) 根据译码器的功能表写出输出逻辑函数表达式根据译码器的功能表写出输出逻辑函数表达式( (3) ) 画逻辑图画逻辑图Y0=A2A1A0 = m0Y1=A2A1A0 = m1Y2=A2A1A0 = m2Y3=A2A1A0 = m3Y4=A2A1A0 = m4Y5=A2A1A0 = m5Y6=A2A1A0 = m6Y7=A2A1A0 = m7第第 4 章章 组合逻辑电路组合逻辑电路74LS138的逻辑功能内部电路图负逻辑与

39、非门译码输入端 S为控制端（又称使能端） S=1 译码工作 S=0 禁止译码， 输出全1 1 321SSSS输出端)7, 2 , 1 , 0(imSYii第第 4 章章 组合逻辑电路组合逻辑电路74LS138的功能表译中为0高电平有效低电平有效S=0禁止译码译码工作第第 4 章章 组合逻辑电路组合逻辑电路74LS138的逻辑符号低电平有效输出三位二进制代码使能端1616脚，另有脚，另有VCCVCC和和GNDGND第第 4 章章 组合逻辑电路组合逻辑电路 应用举例 (1)功能扩展(利用使能端实现) 用两片74LS138译码器构成4线16线译码器A3 =0时，片工作，片禁止 A3 =1时，片禁止，

40、片工作扩展位控制使能端第第 4 章章 组合逻辑电路组合逻辑电路(2) 实现组合逻辑函数F（A，B，C） )7, 2 , 1 , 0, 1(iSmmSYiii)70(),(imCBAFi比较以上两式可知，把3线8线译码器74LS138地址输入端（A2A1A0）作为逻辑函数的输入变量（ABC），译码器的每个输出端Yi都与某一个最小项mi相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。第第 4 章章 组合逻辑电路组合逻辑电路例 试用74LS138译码器实现逻辑函数：解：因为)7 , 6 , 5 , 3 , 1 (),(mCBAF765317653176531mmmmm)7 , 6 , 5

41、 , 3 , 1 (),(YYYYYmmmmmmCBAF)7, 2 , 1 , 0(imYii则第第 4 章章 组合逻辑电路组合逻辑电路 因此，正确连接控制输入端使译码器处于工作状态，将 、 、 、 、经一个与非门输出，A2、A1、A0分别作为输入变量A、B、C，就可实现组合逻辑函数。 Y1YYYY76531)7 , 6 , 5 , 3 , 1 (),(YYYYYmCBAF第第 4 章章 组合逻辑电路组合逻辑电路将输入的将输入的 10 组组 4 位二位二十进制代十进制代码翻译成码翻译成 0 9 十个对应信号输出的逻辑电路。十个对应信号输出的逻辑电路。二、二、 二十进制译码器二十进制译码器 4

42、线线- -10 线译码器线译码器CT74LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3 10 个译码输出端，个译码输出端，低电平低电平 0 有效。有效。 8421BCD 码输入端，码输入端，从高位到低位依次为从高位到低位依次为 A3、A2、A1 和和 A0 。第第 4 章章 组合逻辑电路组合逻辑电路111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪伪码码01111111111001910111111110001811011

43、1111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输输 出出输输 入入十进十进制数制数4 线线- -10 线译码器线译码器 CT74LS42 功能表功能表000000100010010001111001101010001011000100000000001111111111111111111111111111111111111111111111111111111

44、11111111101111011001111010101伪伪码码01均无低电均无低电平输出，平输出，即电路有即电路有拒绝伪码拒绝伪码的功能的功能第第 4 章章 组合逻辑电路组合逻辑电路YA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3a数码显示器数码显示器bcdefgbcdefgabcdefga4.5.3 显示译码器显示译码器 将输入的将输入的 BCD 码译成相应输出信号，码译成相应输出信号，以驱动显示器显示出相应数字的电路。以驱动显示器显示出相应数字的电路。0101a数码显示器数码显示器bcdefgYA0A1A2数码显示译码器数码显示译码器译译

45、码码器器YYYYYY驱驱动动器器YYYYYYYA3bcdefgabcdefga输入输入 BCD 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字0001显示译码器的结构和功能示意显示译码器的结构和功能示意第第 4 章章 组合逻辑电路组合逻辑电路一、七段半导体数码显示器一、七段半导体数码显示器( (LED) ) 数字设备中用得较多的为七段数码显示器，又称数数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器码管。常用的有半导体数码显示器( (LED) )和液晶显示器和液晶显示器( (LCD) )等。它们由七段可发光的字段组合而成。等。它们由七段可发光的字段组

46、合而成。 abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段，由管脚发光字段，由管脚 a g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。显示的数字形式显示的数字形式第第 4 章章 组合逻辑电路组合逻辑电路DP gfedcb半导体数码显示器共阳接法半导体数码显示器共阳接法aCOMCOMR 共阳接法数码显示器需要配用输出低电共阳接法数码显示器需要配用输出低电平有效的译码器。平有效的译码器。串接串接限流限流电阻电阻 a g 和和 DP 为低电平为低电平时才能点亮相时才能点亮相应发光段。应发光段。共阳极共阳极VCC+5 V第第 4 章章

47、 组合逻辑电路组合逻辑电路COMDP gfedcba半导体数码显示器共阴接法半导体数码显示器共阴接法 COM 共阴接法数码显示器需要配用输出高电平有共阴接法数码显示器需要配用输出高电平有效的译码器。效的译码器。串接串接限流限流电阻电阻 a g 和和 DP 为高电平为高电平时才能点亮相时才能点亮相应发光段。应发光段。共阴极共阴极R 第第 4 章章 组合逻辑电路组合逻辑电路主要优点：字形清晰、工作电压低、体积小、可靠主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。性高、响应速度快、寿命长和亮度高等。 主要缺点：工作电流大，每字段工作电流约主要缺点：工作电流大，每字

48、段工作电流约 10 mA 。 共阳接法共阳接法 共阴接法共阴接法 半导体数码显示器内部接法半导体数码显示器内部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V RR共阳极共阳极共阴极共阴极第第 4 章章 组合逻辑电路组合逻辑电路4 线线 7 段译码器段译码器/驱动器驱动器 CC14547的逻辑功能示意图的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa 消隐控制端，消隐控制端，低电平有效。低电平有效。 8421 码输入端码输入端译码驱动输出端，译码驱动输出端，高电平有效。高电平有效。二、七段显示译码器二、七段显示译码器 第第 4

49、 章章 组合逻辑电路组合逻辑电路4 线线- - 七段译码器七段译码器/驱动器驱动器CC14547功能表功能表消隐消隐000000001111消隐消隐000000001111消隐消隐000000010111消隐消隐000000000111消隐消隐000000011011消隐消隐0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隐消隐00000000YgYfYeYd

50、YcYbYa ABCDBI数字数字显示显示输输 出出输输 入入4 线线- -7 段译码器段译码器/驱动器驱动器 CC14547的逻辑功能示意图的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa 00000000消隐消隐1111111111111111011101111011001111010101消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐987654321011001111111111000011111111001101101110011010011111011011000011001111111001000111100110101000101100010

51、010000000允允许许数数码码显显示示伪码伪码相应端口相应端口输出有效电平输出有效电平 1，使显示相，使显示相应数字。应数字。输入输入BCD 码码agfbc禁禁止止数数码码显显示示第第 4 章章 组合逻辑电路组合逻辑电路一、一、 用译码器设计组合逻辑电路用译码器设计组合逻辑电路由于由于 n 个个二进制译码器可提供二进制译码器可提供 2n 个最小项的输个最小项的输出，而任一个逻辑函数都可变换为最小项之和出，而任一个逻辑函数都可变换为最小项之和的标准的标准与与-或或式，因此式，因此利用译码器和门电路可实现单输出及多利用译码器和门电路可实现单输出及多输出组合逻辑电路。输出组合逻辑电路。当译码器输

52、出当译码器输出低电平有效时，选低电平有效时，选用用与非与非门；门；译码器输出译码器输出高电平有效时，选用高电平有效时，选用或或门。门。4.5.4 译码器的应用译码器的应用第第 4 章章 组合逻辑电路组合逻辑电路由于有由于有 A、B、C 三个变量三个变量，故选用故选用 3 线线 - - 8 线线译码器。译码器。 解：解： ( (1) ) 根据逻辑函数选择译码器根据逻辑函数选择译码器 例例 试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数CCABCBAY 选用选用 3 线线 - - 8 线线译码器译码器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2

53、) ) 将函数式变换为标准与将函数式变换为标准与 - - 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY 第第 4 章章 组合逻辑电路组合逻辑电路ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138( (4) )画连线图画连线图Y&CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将因此，将 Y 函数式变换为函数式变换为76531mmmmmY 7653YYYYY 1采用采用 5 输入输入与非门与非门，其输入取自，其输入取自 Y1、Y3、Y5、Y6 和和 Y7 。( (3) )根据译码器的输出有

54、效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路第第 4 章章 组合逻辑电路组合逻辑电路 例例 试用试用 3 线线- 8 线译码器线译码器 CT74LS138 和门电路设计和门电路设计一个多输出组合逻辑电路，其输出逻辑函数式为一个多输出组合逻辑电路，其输出逻辑函数式为解：解：( (1) )写出输出逻辑函数的最小项表达式写出输出逻辑函数的最小项表达式CBACY 1BCCBACBAY 2CBCBAY 37511mmmABCCBACBAY 74312mmmmABCCBACBACBAY 6403mmmCBACBACBAY 与与非非表表达达式式Y2=m1 m3 m4 m7Y3=m0 m4

55、m6Y1=m1 m5 m7第第 4 章章 组合逻辑电路组合逻辑电路( (2) )将输出逻辑函数将输出逻辑函数Y1、Y2、Y3 和和 CT74LS138 的输出的输出表达式进行比较。设表达式进行比较。设 A=A2、 B = A1、C = A0，因，因此，将函数式变换为此，将函数式变换为( (3) )画逻辑图画逻辑图7511YYYY 74312YYYYY 6403YYYY Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAY1 CA0A1A2CT74LS138Y3BY3&Y1&Y2Y2&第第 4 章章 组合逻辑电路组合逻辑电路低低 3 位码从各译码位码从各译码器的码输入端输入。器的码输入端输入

56、。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31A3A2A1A0低低位位片片高高位位片片例如例如 两片两片 CT74LS138 组成的组成的 4 线线 16 线线译码器。译码器。16 个译码个译码输出端输出端 4 位二进制码位二进制码输入端输入端A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位码高位码 A3 与高位片与高位片 STA 端和低

57、位片端和低位片 STB 端端相连，因此相连，因此 ，A3 = 0 时时低位片工作，低位片工作，A3 = 1 时时高位片工作。高位片工作。 低位片低位片 STA 应应接有效电平接有效电平 1 。作作 4 线线 16 线译码线译码器使能端，低电平有效。器使能端，低电平有效。 二、二进制二、二进制译码器的扩展译码器的扩展 第第 4 章章 组合逻辑电路组合逻辑电路CT74LS138 组成的组成的 4 线线 16 线线译码器工作原理译码器工作原理 E = 1 时，两个译码器时，两个译码器都不工作，输出都不工作，输出 Y0 Y15 都都为高电平为高电平 1。CT74LS138(1)A2A1A0Y0Y1Y2

58、Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片片高高位位片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE( (1) )A3 = 0 时，高位片不工时，高位片不工作，低位片工作，译出与作，低位片工作，译出与输入输入 0000 0111 分别对应分别对应的的 8 个输出信号个输出信号 Y0 Y7 。( (2) )A3 = 1 时，低位片不工时，低位片不工作，高位片工

59、作，译出与作，高位片工作，译出与输入输入 1000 1111分别对应分别对应的的 8 个输出信号个输出信号 Y8 Y15。 E = 0 时，允许译码。时，允许译码。第第 4 章章 组合逻辑电路组合逻辑电路数据分配器数据分配器: : 根据地址信号的要求，将一路输入数据根据地址信号的要求，将一路输入数据 分配到指定输出通道上去的逻辑电路。分配到指定输出通道上去的逻辑电路。Demultiplexer，简称简称DMUXY0DY1Y2Y34 路数据分配器工作示意图路数据分配器工作示意图A1A0多路输出多路输出10Y1 = D一路输入一路输入D地址码输入地址码输入4.5.5 数据分配器数据分配器第第 4

60、章章 组合逻辑电路组合逻辑电路数据分配器举例数据分配器举例CT74LS138A2A1A0A0A1A21DSTCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7输出原码接法输出原码接法 如取如取STA= 1、STC= 0、STB=D，则输出为原码，则输出为原码 D。CT74LS138A2A1A0A0A1A2DSTCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7输出反码接法输出反码接法 用用3 线线 8 线译码器线译码器 CT74LS138 构成的构成的1路路8路数据分配路数据分配器。器。A2 A0 为地址信号输入端，为地址信号输入端，Y0 Y7 为数据输出端，三个使能为数据输出端，三个使能STA、ST