微机原理及应用(第5章)

1、u了解了解存储器的分类存储器的分类及及工作原理工作原理u理解理解地址译码器的工作原理地址译码器的工作原理u掌握掌握存储器与微机系统的连接存储器与微机系统的连接学习目标：学习目标：返回返回u存储器的分类存储器的分类u存储器芯片的主要技术指标存储器芯片的主要技术指标存储器的存储器的分类分类u随机存取存储器（随机存取存储器（RAM）双极型半导体双极型半导体RAMMOS型型RAMv静态读写存储器（静态读写存储器（SRAM）v动态读写存储器（动态读写存储器（DRAM）u只读存储器（只读存储器（ROM）5.1.1 存储器的存储器的分类分类5.1.2 存储器芯片的主要技术存储器芯片的主要技术指标指标u存储容

2、量存储容量存储器容量（存储器容量（S）=存储单元数（存储单元数（P）数据位数（数据位数（i）u存取时间和存取周期存取时间和存取周期CPU在读写存储器时，其读写时间必须大于存储器芯在读写存储器时，其读写时间必须大于存储器芯片的最大存取时间。片的最大存取时间。u可靠性可靠性目前所用的半导体存储器芯片的平均故障间隔时间（目前所用的半导体存储器芯片的平均故障间隔时间（MTBF）约为）约为51061108h。u功耗功耗不仅涉及消耗功率的大小，也关系到芯片的集成度。对于在特殊不仅涉及消耗功率的大小，也关系到芯片的集成度。对于在特殊场合下场合下(如野外作业的系统如野外作业的系统)使用功耗低的存储器芯片构成存

3、储系使用功耗低的存储器芯片构成存储系统不仅可以降低对电源容量的要求，而且还可以提高存储系统的统不仅可以降低对电源容量的要求，而且还可以提高存储系统的可靠性。可靠性。5.2 随机存取存储器随机存取存储器RAM随机存取存储器随机存取存储器RAM的存储单元内容可按需的存储单元内容可按需随时读出、写入及修改，且存取的速度与存储单元随时读出、写入及修改，且存取的速度与存储单元的位置无关。这种存储器在断电时将丢失其存储内的位置无关。这种存储器在断电时将丢失其存储内容，因此主要用来存放当前运行的程序、各种输入容，因此主要用来存放当前运行的程序、各种输入/输出数据、中间运算结果及堆栈等。输出数据、中间运算结果

4、及堆栈等。本节将从应用的角度出发，以几种常用的典型本节将从应用的角度出发，以几种常用的典型芯片为例，详细介绍两类芯片为例，详细介绍两类MOS型读写存储器型读写存储器SRAM和和DRAM的特点、外部特性及其应用。的特点、外部特性及其应用。5.2.1 存储器的系统存储器的系统结构结构 一个存储元只能存储一个二进制位的信息，要一个存储元只能存储一个二进制位的信息，要存储多个数据位的信息就需要将这些单个的存储元存储多个数据位的信息就需要将这些单个的存储元有机地进行排列，再加上一些外围设备。一般情况有机地进行排列，再加上一些外围设备。一般情况下，一个存储器系统由以下几部分组成。下，一个存储器系统由以下几

5、部分组成。如图如图5-2所所示。示。1基本存储单元基本存储单元2存储体存储体3地址译码器地址译码器4片选与读片选与读/写控制电路写控制电路5I/O电路电路6集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器7其他外围电路其他外围电路图图5-2 165-2 161 1静态静态RAMRAM原理图原理图5.2.2 静态随机存储器（静态随机存储器（SRAM）1基本存储单元基本存储单元SRAM的基本存储电路（即存储元）一般是由的基本存储电路（即存储元）一般是由6个个MOS管组成的双稳态电路管组成的双稳态电路。图图5-3中，中，T3、T4是负载管，是负载管，T1、T2是工作管，是工作管，T5、T6、T7

6、、T8是控制管，其中是控制管，其中T7、T8为所有存储元所共用为所有存储元所共用的。的。图图5-3 SRAM5-3 SRAM基本存储电路基本存储电路u在写操作时，若要写入在写操作时，若要写入“1”，则，则I/O=1， =0，X地址选择线为高电平，使地址选择线为高电平，使T5、T6导通，同时导通，同时Y地地址选择线也为高电平，使址选择线也为高电平，使T7、T8导通，要写入的导通，要写入的内容经内容经I/O端和端和 端进入，通过端进入，通过T7、T8和和T5、T6与与A、B端相连，使端相连，使A=“1”，B=“0”，这样就迫使，这样就迫使T2导通，导通，T1截止。当输入信号和地址选择信号消截止。当

7、输入信号和地址选择信号消失后，失后，T5、T6、T7、T8截止，截止，T1、T2保持被写入保持被写入的状态不变，使得只要不掉电写入的信息的状态不变，使得只要不掉电写入的信息“1”就能保持不变。写入就能保持不变。写入“0”的原理与此类似。的原理与此类似。u读操作时，若某个存储元被选中（读操作时，若某个存储元被选中（X、Y地址选择地址选择线均为高电平），则线均为高电平），则T5、T6、T7、T8都导通，于都导通，于是存储元的信息被送到是存储元的信息被送到I/O端和端和 线上。线上。I/O端和端和 线线连接到一个差动读出放大器上，从其电流方向即连接到一个差动读出放大器上，从其电流方向即可判断出所存信

8、息是可判断出所存信息是“1”还是还是“0”。u常用的典型常用的典型SRAM芯片有芯片有2114、6116、6264、62256、62812等。等。u图图5-4 SRAM 62645-4 SRAM 6264外部引线图外部引线图1CSu表表5-2 6264真值表真值表图图5-5 5-5 静态存储器静态存储器62646264读周期时序读周期时序图图5-6 5-6 静态存储器静态存储器62646264写周期时序写周期时序5.2.3 动态随机存储器动态随机存储器动态动态RAM的基本存储电路主要有六管、四管、三管的基本存储电路主要有六管、四管、三管和单管几种形式，在这里介绍四管和单管动态和单管几种形式，在

9、这里介绍四管和单管动态RAM基本存储电路基本存储电路。1四管动态存储元四管动态存储元u四管动态存储元电路是将六管静态存储元电路中四管动态存储元电路是将六管静态存储元电路中的负载管的负载管T3、T4去掉而成的。去掉而成的。图图5-8 5-8 单管动态存储元电路单管动态存储元电路2单管动态存储元单管动态存储元u单管动态基本存储元电路单管动态基本存储元电路只有一个电容和一个只有一个电容和一个MOS管，是最简单的存管，是最简单的存储元结构，如图储元结构，如图5-8所示所示。图图5-8 5-8 单管动态存储元电路单管动态存储元电路3动态动态RAM的的刷新刷新u动态动态RAM是利用电容是利用电容C上充积的

10、电荷来存储信息上充积的电荷来存储信息的。当电容的。当电容C有电荷时，为逻辑有电荷时，为逻辑“1”，没有电荷，没有电荷时，为逻辑时，为逻辑“0”。但由于任何电容都存在漏电。但由于任何电容都存在漏电，因此当电容，因此当电容C存有电荷时，过一段时间由于电存有电荷时，过一段时间由于电容的放电过程而导致电荷流失，信息也就丢失。容的放电过程而导致电荷流失，信息也就丢失。因此需要周期性地对电容进行充电，以补充泄漏因此需要周期性地对电容进行充电，以补充泄漏的电荷，通常把这种补充电荷的过程叫刷新或再的电荷，通常把这种补充电荷的过程叫刷新或再生生。u刷新时间间隔一般要求在刷新时间间隔一般要求在1100ms，工作温

11、度为工作温度为70时，典型的刷新时间间隔为时，典型的刷新时间间隔为2ms，因此，因此2ms内内必须对存储的信息刷新一遍。必须对存储的信息刷新一遍。u对每块对每块DRAM芯片来说，则是按行刷新，每次刷芯片来说，则是按行刷新，每次刷新一行，所需时间为一个刷新周期。如果某存储新一行，所需时间为一个刷新周期。如果某存储器有若干块器有若干块DRAM芯片，其中容量最大的一块芯芯片，其中容量最大的一块芯片的行数为片的行数为128，则在，则在2ms之内至少应安排之内至少应安排128个个刷新周期。刷新周期。u在存储器刷新周期中，将一个刷新地址计数器提在存储器刷新周期中，将一个刷新地址计数器提供的行地址发送给存储

12、器，然后执行一次读操作供的行地址发送给存储器，然后执行一次读操作，便可完成对选中行各基本存储电路的刷新。但，便可完成对选中行各基本存储电路的刷新。但读出的数据不会被送到数据总线上。读出的数据不会被送到数据总线上。4DRAM举例举例uIntel 2164A芯片的存储容量为芯片的存储容量为64K1位，采用单位，采用单管动态基本存储电路，每个单元只有一位数据，管动态基本存储电路，每个单元只有一位数据，其内部结构如图其内部结构如图5-9所示。所示。图图5-9Intel 2164A内部结构示意图内部结构示意图图图5-10 Intel 2164A引脚与逻辑符号引脚与逻辑符号1）读操作时序）读操作时序图图5

13、-11 Intel 2164A读操作的时序读操作的时序2）写操作时序）写操作时序图图5-12Intel 2164A的写操作时序的写操作时序u3）读）读-修改修改-写操作时序写操作时序图图5-13 Intel 2164A的读的读- -修改修改- -写操作时序写操作时序u4）刷新操作时序）刷新操作时序图图5-14Intel 2164A中中 有效刷新操作的时序有效刷新操作的时序 RAS5.3 只读存储器（只读存储器（ROM） 只读存储器（只读存储器（ROM）的结构简单，集成度）的结构简单，集成度高，断电后信息不会丢失，是一种非易失性器件，高，断电后信息不会丢失，是一种非易失性器件，可靠性比较高，因此

14、一般用于存放一些固定的程可靠性比较高，因此一般用于存放一些固定的程序，如监控程序、序，如监控程序、BIOS程序等。程序等。5.3.1 掩膜式只读存储器（掩膜式只读存储器（MROM） MROM采用二次光刻掩膜工艺制成，首先要采用二次光刻掩膜工艺制成，首先要制作一个掩膜板，然后通过掩膜板曝光在硅片上刻制作一个掩膜板，然后通过掩膜板曝光在硅片上刻出图形。制作掩膜板的工艺较复杂，生产周期长，出图形。制作掩膜板的工艺较复杂，生产周期长，因此生产第一片因此生产第一片MROM的费用很大，而复制同样的费用很大，而复制同样的的ROM就很便宜了，所以适用于大批量生产，不就很便宜了，所以适用于大批量生产，不适用于科

15、学研究。适用于科学研究。MROM有双极型、有双极型、MOS型等几型等几种电路形式。其应用场合有家电等。厂家将程序写种电路形式。其应用场合有家电等。厂家将程序写入入MROM之后只能读出。用户使用的时候只要根之后只能读出。用户使用的时候只要根据需要选择地址就可以调用这些程序了。据需要选择地址就可以调用这些程序了。图图5-15 MROM5-15 MROM示意图示意图 位单元D3D2D1D001010111012010130110表表5-3 MROM5-3 MROM的内容的内容5.3.2 可编程只读存储器（可编程只读存储器（PROM）可编程只读存储器出厂时各单元内容全为可编程只读存储器出厂时各单元内容

16、全为0，用户可用专门的用户可用专门的PROM写入设备将信息写入，这种写入设备将信息写入，这种写入是破坏性的，对这种存储器只能进行一次编程写入是破坏性的，对这种存储器只能进行一次编程。根据写入原理，根据写入原理，PROM可分为两类：结破坏型可分为两类：结破坏型和熔丝型。和熔丝型。图图5-16 PROM5-16 PROM存储元示意图存储元示意图5.3.3 可擦除、可再编程的只读存储器可擦除、可再编程的只读存储器uPROM虽然可供用户进行一次编程，但仍有局限虽然可供用户进行一次编程，但仍有局限性。为了便于研究，实验各种性。为了便于研究，实验各种ROM程序方案，可程序方案，可擦除、可再编程擦除、可再编

17、程ROM在实际应用中得到广泛应用在实际应用中得到广泛应用。这种存储器利用编程器写入信息后，便可作为。这种存储器利用编程器写入信息后，便可作为只读存储器来使用。只读存储器来使用。u根据擦除芯片内信息的不同手段和方法，可擦除根据擦除芯片内信息的不同手段和方法，可擦除、可再编程、可再编程ROM可分为两种类型：紫外光擦除可分为两种类型：紫外光擦除PROM（简称（简称EPROM）和电擦除）和电擦除PROM（简称（简称EEPROM或或E2PROM）。）。 uEPROM（Erasable Programmable Read-Only Memory）EPROM芯片可重复擦除和写入，解决了芯片可重复擦除和写入，

18、解决了PROM只能写只能写一次的弊端。一次的弊端。EPROM芯片在其正面的陶瓷封装上开有芯片在其正面的陶瓷封装上开有一个玻璃窗口，透过该窗口可以看到其内部的集成电一个玻璃窗口，透过该窗口可以看到其内部的集成电路。路。EPROM的擦除是对整个芯片进行的，不能只擦除个别的擦除是对整个芯片进行的，不能只擦除个别单元或个别位，擦除时间较长，且擦写均需离线操作单元或个别位，擦除时间较长，且擦写均需离线操作，使用起来不方便。，使用起来不方便。uEEPROM (Electrically Erasable Programmable Read-Only Memory)，又称为，又称为E2PROM。这种存储器在系

19、统掉电后数据不丢失，用户可在计算这种存储器在系统掉电后数据不丢失，用户可在计算机上或使用专用设备擦除已有信息，重新编程。机上或使用专用设备擦除已有信息，重新编程。EEPROM不需从计算机中取出即可修改，常用在接口不需从计算机中取出即可修改，常用在接口卡中，用来存放硬件设置数据。卡中，用来存放硬件设置数据。EEPROM可对以字节为单位的信息进行擦除和重写可对以字节为单位的信息进行擦除和重写。1EPROM芯片 EPROM芯片有多种型号，一般都是以芯片有多种型号，一般都是以27开头的。开头的。常用的有常用的有2716（2K8）、）、2732（4K8）、）、2764（8K8）、）、27128（16K8

20、）、）、27256（32K8）等。下面以等。下面以2716为例对其性能及工作方式作一介绍为例对其性能及工作方式作一介绍。 u1）2716的内部结构和外部引脚图图5-17 Intel 27165-17 Intel 2716的引脚及内部结构的引脚及内部结构u2）2716的工作方式的工作方式 表表5-4 27165-4 2716的工作方式的工作方式 引脚引脚方式方式/PGMVPP数据总线状态数据总线状态读出方式读出方式00+5VDOUT(输出输出)未选中方式未选中方式1+5V高阻高阻待机方式待机方式1+5V高阻高阻编程方式编程方式约约50ms宽的正脉冲宽的正脉冲1+25VDIN(输入输入)校验编程内

21、容方式校验编程内容方式00+25VDOUT禁止编程方式禁止编程方式01+25V高阻高阻CEOE（1）读出方式。在）读出方式。在 0时，此方式可以将选中存储单时，此方式可以将选中存储单元的内容读出。元的内容读出。 （2）未选中方式。当）未选中方式。当 l时，不论时，不论PGM的状态如何，的状态如何，2716均未被选中，数据线呈高阻抗。均未被选中，数据线呈高阻抗。（3）待机（备用）方式。当）待机（备用）方式。当 /PGM1时，时，2716处于处于待机方式。这种方式和未选中方式类似，但其功耗由待机方式。这种方式和未选中方式类似，但其功耗由525mW下降到下降到132mW，下降了，下降了75%，所以又

22、称为功率，所以又称为功率下降方式。这时数据线呈高阻抗。下降方式。这时数据线呈高阻抗。 （4）编程方式。当）编程方式。当VPP+25V，在，在 /PGM端加上约端加上约50ms宽的正脉冲时，可以将数据线上的信息写入指定宽的正脉冲时，可以将数据线上的信息写入指定的地址单元。数据线为输入状态。的地址单元。数据线为输入状态。v一种是标准编程一种是标准编程。对双极型电路小容量芯片，如对双极型电路小容量芯片，如2716，2764等，采用标准的等，采用标准的50ms脉冲宽度，即采用标准编程。标准编程方式就是每给出一个编脉冲宽度，即采用标准编程。标准编程方式就是每给出一个编程负脉冲就写入一个字节的数据。针对本

23、芯片，编程方式即以程负脉冲就写入一个字节的数据。针对本芯片，编程方式即以上给出的方式。上给出的方式。v另一种是快速编程方式。快速编程方式与标准编程的工作过另一种是快速编程方式。快速编程方式与标准编程的工作过程一样，只是编程脉冲要窄得多程一样，只是编程脉冲要窄得多。先用先用100s的编程脉冲依次写完所有要编程的单元，然后再从头的编程脉冲依次写完所有要编程的单元，然后再从头校验每个所写入的字节。若不正确，则重新写入此单元。写完校验每个所写入的字节。若不正确，则重新写入此单元。写完后再校验，直至写入正确。若连续后再校验，直至写入正确。若连续10次仍不能正确写入，则认次仍不能正确写入，则认为芯片已损坏

24、。最后再从头到尾对每一个编程单元校验一遍，为芯片已损坏。最后再从头到尾对每一个编程单元校验一遍，全部正确，则编程完成。全部正确，则编程完成。（5）校验编程内容方式。此方式与读出方式基本相同）校验编程内容方式。此方式与读出方式基本相同，只是，只是VPP+25V。在编程后，可将。在编程后，可将2716中的信息读中的信息读出，与写入的内容进行比较，以验证写入内容是否正出，与写入的内容进行比较，以验证写入内容是否正确。数据线为输入状态。确。数据线为输入状态。 （6）禁止编程方式。此方式禁止将数据总线上的信息）禁止编程方式。此方式禁止将数据总线上的信息写入写入2716。 当当2716需要写入信息时，通过

25、专用需要写入信息时，通过专用EPROM的的编程器对存储器芯片进行编程，且芯片要与电路隔编程器对存储器芯片进行编程，且芯片要与电路隔离，在编程器上进行操作。离，在编程器上进行操作。2E2PROM芯片由于E2PROM芯片的特性，E2PROM的使用场合非常多。这里介绍一个Intel 28系列E2PROM芯片。u1）2816芯片引线图图5-18 Intel 28165-18 Intel 2816的引脚的引脚u2）2816的工作方式的工作方式表表5-5 28165-5 2816的工作方式的工作方式 引脚 方式VPP(V)数据线状态读出方式低低+4+6输出待机（备用）方式高+4+6高阻字节擦除方式低高+2

26、1输入为高电平字节写入方式低高+21输入整片擦除方式低+9+15V+21输入为高电平擦写禁止方式高+4+22高阻CEOEuuu 5.3.4 闪存闪存(Flash Memory)u闪存，也叫快擦型存储器，它是不用电池供电的闪存，也叫快擦型存储器，它是不用电池供电的、高速耐用的非易失性半导体存储器，它以性能、高速耐用的非易失性半导体存储器，它以性能好、功耗低、体积小、质量轻等特点活跃于便携好、功耗低、体积小、质量轻等特点活跃于便携机存储器市场，但价格较贵。机存储器市场，但价格较贵。u闪存具有闪存具有EEPROM的特点，又可在计算机内进行的特点，又可在计算机内进行擦除和编程，它的读取时间与擦除和编程

27、，它的读取时间与DRAM相似，而写相似，而写时间与磁盘驱动器相当。时间与磁盘驱动器相当。u闪存可替代闪存可替代EEPROM，在某些应用场合还可取代，在某些应用场合还可取代SRAM，尤其是对于需要配备电池后援的，尤其是对于需要配备电池后援的SRAM系统，使用闪存后可省去电池。闪存的非易失性系统，使用闪存后可省去电池。闪存的非易失性和快速读取的特点能满足固态盘驱动器的要求，和快速读取的特点能满足固态盘驱动器的要求，同时可替代便携机中的同时可替代便携机中的ROM，以便随时写入最新，以便随时写入最新版本的操作系统。闪存还可应用于激光打印机、版本的操作系统。闪存还可应用于激光打印机、条形码阅读器、各种仪

28、器设备及计算机的外部设条形码阅读器、各种仪器设备及计算机的外部设备中。典型的芯片有备中。典型的芯片有27F256/28F016/28F020等。等。5.4 存储器与系统的存储器与系统的连接连接u微机系统的规模、应用场合不同，对存储器系统微机系统的规模、应用场合不同，对存储器系统的容量、类型的要求也必不相同，一般情况下，的容量、类型的要求也必不相同，一般情况下，需要用不同类型、不同规格的存储器芯片，通过需要用不同类型、不同规格的存储器芯片，通过适当的硬件连接来构成所需要的存储器系统适当的硬件连接来构成所需要的存储器系统。.4.1 存储器的存储器的扩展扩展u一个系统的存储系统容量取决于地址线的位数

29、一个系统的存储系统容量取决于地址线的位数。u每一个存储器芯片的容量都是有限的，而且其字每一个存储器芯片的容量都是有限的，而且其字长有时也不能正好满足计算机系统对字长的要求长有时也不能正好满足计算机系统对字长的要求。因此，微机系统的存储器总是由多个存储器芯。因此，微机系统的存储器总是由多个存储器芯片共同构成的。片共同构成的。u对存储芯片进行扩展与连接时要考虑两方面问题对存储芯片进行扩展与连接时要考虑两方面问题，一是如何用容量较小、字长较短的芯片组成满，一是如何用容量较小、字长较短的芯片组成满足系统容量要求的存储器；另一个是存储器如何足系统容量要求的存储器；另一个是存储器如何与与CPU连接。连接。

30、存储器芯片的扩展包括位扩展、字扩展和字位存储器芯片的扩展包括位扩展、字扩展和字位同时同时扩展扩展等三种情况等三种情况。u1位位扩展扩展位扩展是指存储器芯片的字（单元）数满足要求而位位扩展是指存储器芯片的字（单元）数满足要求而位数不够，需对每个存储单元的位数进行扩展。数不够，需对每个存储单元的位数进行扩展。【例【例5.1】用】用8K1b的的RAM芯片通过扩展构成芯片通过扩展构成8KB的的存储器系统。存储器系统。分析：由于存储器的字数与存储器芯片的字数一致，分析：由于存储器的字数与存储器芯片的字数一致，都是都是8K，即，即213，所以需要，所以需要13根地址线根地址线(A0A12)对各芯对各芯片内

31、的存储单元寻址。而每个一芯片只有一条数据线片内的存储单元寻址。而每个一芯片只有一条数据线，要组成，要组成8KB的存储器系统则需要有的存储器系统则需要有8片片8K1b的芯的芯片，将每片数据线分别接到数据总线（片，将每片数据线分别接到数据总线（D0D7）的相）的相应位。应位。图图5-19 5-19 用用8K8K 1b1b芯片组成芯片组成8K8K 8b8b的存储器的存储器2字扩展字扩展 字扩展用于存储芯片的位数满足要求而字数不够的情字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。况，是对存储单元数量的扩展。【例【例5.2】用】用16K8b的芯片构成一个的芯片构成一个64KB

32、的存储器系的存储器系统。统。 分析：所给芯片与要求构成的存储器系统的字长相同分析：所给芯片与要求构成的存储器系统的字长相同，都是，都是8b，因此需要进行字扩展。要达到所要求的容，因此需要进行字扩展。要达到所要求的容量，需要增加芯片的数量来实现字节数的增加，即需量，需要增加芯片的数量来实现字节数的增加，即需要进行字的扩展。要进行字的扩展。图图5-20 5-20 用用16K16K 8b8b芯片组成芯片组成64K64K 8b8b的存储器的存储器 地址片号A15A14A13A12A11A1A0说明100000000011111最低地址最高地址201010000011111最低地址最高地址3101000

33、00011111最低地址最高地址411110000011111最低地址最高地址表表5-6 5-6 图图5-205-20中各芯片地址空间分配表中各芯片地址空间分配表3字位同时扩展字位同时扩展 若使用若使用lk位存储器芯片构成一个容量为位存储器芯片构成一个容量为MN位（位（Ml，Nk）的存储器，那么这个存储器共需要（）的存储器，那么这个存储器共需要（M/l）（N/k）个存储器芯片。连接时可将这些芯片分成）个存储器芯片。连接时可将这些芯片分成（M/l）个组，每组有（）个组，每组有（N/k）个芯片，组内采用位扩）个芯片，组内采用位扩展法，组间采用字扩展法。展法，组间采用字扩展法。【例【例5.3】用】用

34、2114（1K4b）RAM芯片构成芯片构成4K8b的的存储器系统。存储器系统。分析：所给芯片分析：所给芯片2114的字长（的字长（4b）达不到系统字长）达不到系统字长8b的大小，因此需要进行位扩展。单片存储单元的容量的大小，因此需要进行位扩展。单片存储单元的容量（1K）也小于要求存储器系统的容量（）也小于要求存储器系统的容量（4K），因此还），因此还需要进行字扩展。需要进行字扩展。图图5-21 5-21 字位同时扩展连接图字位同时扩展连接图5.4.2 存储器与系统的连存储器与系统的连线线在实际连线时，需要考虑以下几个问题。在实际连线时，需要考虑以下几个问题。u（1）CPU总线的负载能力。总线的

35、负载能力。u（2）CPU的时序和存储器的存取速度之间的配的时序和存储器的存取速度之间的配合问题。合问题。u（3）片选信号和存储器的地址分配问题。）片选信号和存储器的地址分配问题。u（4）控制信号的连接。）控制信号的连接。5.4.3 片选信号的产生方法片选信号的产生方法1片选信号产生的方法片选信号产生的方法u片选信号一般由高位地址译码产生，产生的方法片选信号一般由高位地址译码产生，产生的方法有线选法、全译码法和部分译码法。有线选法、全译码法和部分译码法。1）线选）线选法法线选法就是将地址线直接作为芯片的片选信号来使用线选法就是将地址线直接作为芯片的片选信号来使用，一根地址线选择一个芯片。特点是简

36、单易行，连线，一根地址线选择一个芯片。特点是简单易行，连线简单，适用于容量小、存储芯片少的小系统。不足之简单，适用于容量小、存储芯片少的小系统。不足之处是地址空间不连续而未被充分利用。处是地址空间不连续而未被充分利用。2）全译码法）全译码法全译码法将除片内寻址外的全部高位地址线都作为地全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，而译码器的输出作为各芯片的片选址译码器的输入，而译码器的输出作为各芯片的片选信号将它们分别接到存储芯片的片选端，以实现对存信号将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。全译码法的优点是每片芯片的地址范储芯片的选择。全译码法的优点是每片芯片

37、的地址范围是唯一确定的，而且是连续的，也便于扩展，不会围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法的译码电路比较产生地址重叠的存储区，但全译码法的译码电路比较复杂，需要借助译码器芯片或者用门电路组合产生片复杂，需要借助译码器芯片或者用门电路组合产生片选信号。选信号。全译码法的特点是存储器系统中的存储单元的地址是全译码法的特点是存储器系统中的存储单元的地址是唯一的，且地址空间连续，不会出现地址重叠问题。唯一的，且地址空间连续，不会出现地址重叠问题。适用于对存储容量要求很大的系统。适用于对存储容量要求很大的系统。3）部分译码法）部分译码法部分译码法用除片内寻址外的

38、高位地址的一部分来译部分译码法用除片内寻址外的高位地址的一部分来译码产生片选信号。部分译码法的特点是存储器系统中码产生片选信号。部分译码法的特点是存储器系统中的存储单元地址不唯一，将会产生地址重叠，地址空的存储单元地址不唯一，将会产生地址重叠，地址空间可能会出现不连续现象。为避免地址不连续，需要间可能会出现不连续现象。为避免地址不连续，需要合理组织高位地址进行译码。合理组织高位地址进行译码。适用于存储容量不太大的系统。适用于存储容量不太大的系统。u2常见的译码电路常见的译码电路1）使用门电路译码）使用门电路译码常用的有多输入的与非门（常用的有多输入的与非门（NAND）和或非门（）和或非门（NO

39、R）。）。门电路再配合系统总线中的控制信号线就可以产生相门电路再配合系统总线中的控制信号线就可以产生相应的片选信号。应的片选信号。v（1）与非门。）与非门。（a a）两输入端）两输入端 （b b）多输入端）多输入端图图5-22 5-22 与非门与非门v（2）或非门）或非门v或非门的输入端全为低电平或非门的输入端全为低电平“0”时，相应的输出端则为低电时，相应的输出端则为低电平平“0”。否则输出端输出高电平。否则输出端输出高电平“1”。（a a）两输入端）两输入端 （b b）多输入端）多输入端图图5-23 5-23 或非门或非门2）使用译码电路）使用译码电路v（1）编码器。）编码器。图图5-24

40、 8:35-24 8:3编码器编码器输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111表表5-7 8:35-7 8:3编码器真值表编码器真值表v（2）译码器。）译码器。v译码器的逻辑功能是将每个输入的二进制代码译成对应的输译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高出高/低电平信号，因此译码是编码的反操作。常用的译码电低电平信号，因此译码是编码的反操作。常用的译码电路有二进制译码器，二路有二进制译码器，二-

41、十进制译码器和显示译码器三类。十进制译码器和显示译码器三类。v二进制译码器的输入是一组二进制代码，输出的是一组与输二进制译码器的输入是一组二进制代码，输出的是一组与输入代码一一对应的高入代码一一对应的高/低电平信号。低电平信号。图图5-25 74LS1385-25 74LS138译码器芯片与内部结构译码器芯片与内部结构G1CBA译码器输出100000 ，其余全为1100001 ，其余全为1表表5-8 74LS1385-8 74LS138真值表真值表2AG2BG0Y01Y0100010 ，其余全为1100011 ，其余全为1100100 ，其余全为1100101 ，其余全为1100110 ，其余

42、全为1100111 ，其余全为17Y02Y03Y04Y05Y06Y05.4.4 存储器连接应用举例存储器连接应用举例u1SRAM的应用举例的应用举例u【例【例5.4】用存储器芯片】用存储器芯片SRAM 6116构成一个构成一个6KB的存储器。要求其地址范围在的存储器。要求其地址范围在0C1000H0C27FFH之间。之间。图5-26 SRAM 6116芯片外部引线图图5-27 6116的应用连接图u【例【例5.5】用】用8256存储器芯片构成存储器芯片构成1MB的存储器。的存储器。图5-28 SRAM 8256引线图图5-29 8256与8088CPU芯片的连接图u2DRAM的应用举例的应用举

43、例图图5-30 DRAM21165-30 DRAM2116与与CPUCPU的连接线路图的连接线路图u3只读存储器与系统的连接只读存储器与系统的连接图图5-31 EPROM 27165-31 EPROM 2716与与80888088系统的连接图系统的连接图u4内存储器与内存储器与8位系统的连接位系统的连接图图5-32 80885-32 8088系统扩展系统扩展ROMROM和和RAMRAM连线图连线图u5存储器与存储器与16位位CPU的连接的连接图图5-335-33两片两片EPROM 2732 EPROM 2732 组成的程序存储器组成的程序存储器5.5存储器的分级存储器的分级体系体系u在一个系统

44、中，存储器系统通常由多种存储器有在一个系统中，存储器系统通常由多种存储器有机组合在一起，扬长避短，构成多层次的存储系机组合在一起，扬长避短，构成多层次的存储系统。统。u体系就是把几种不同容量、不同速度的存储器合体系就是把几种不同容量、不同速度的存储器合理地组织在一起，使之能较好地同时满足大容量理地组织在一起，使之能较好地同时满足大容量、高速度、低价格的要求。实现的技术难度也有、高速度、低价格的要求。实现的技术难度也有相应的增加。相应的增加。5.5.1 存储器的分级存储器的分级结构结构图图5-34 5-34 存储器系统的层次结构存储器系统的层次结构u1高速缓存高速缓存主存层次主存层次在这个层次主

45、要解决存储器系统的访问速度问题。在这个层次主要解决存储器系统的访问速度问题。高速缓存，即高速缓存，即Cache，由静态，由静态RAM（SRAM）构成，）构成，速度可与速度可与CPU速度相匹配，容量很小，可存放一小段速度相匹配，容量很小，可存放一小段时间内时间内CPU要用到的指令和数据，供要用到的指令和数据，供CPU高速访问，高速访问，CPU在这一小段时间内可以不必与主存交换信息而直在这一小段时间内可以不必与主存交换信息而直接访问接访问Cache，从而提高了指令的执行速度。，从而提高了指令的执行速度。若在若在Cache中找到所需的内容，则访问中找到所需的内容，则访问“命中命中”，信息，信息在在C

46、ache中存取，否则访问中存取，否则访问“失败失败”，CPU将所需信息将所需信息页从主存装入页从主存装入Cache并进行数据存取。并进行数据存取。主存一般由大容量的动态存储器组成，它的单位成本主存一般由大容量的动态存储器组成，它的单位成本低于低于Cache，速度相对较慢。，速度相对较慢。Cache和主存构成计算机和主存构成计算机的内存储器。的内存储器。Cache与主存之间以页为单位进行读与主存之间以页为单位进行读/写写操作。操作。u2主存主存辅存层次辅存层次这个层次主要解决存储系统的容量问题。这个层次主要解决存储系统的容量问题。辅助存储器由大容量的磁表面存储器或光存储器构成辅助存储器由大容量的

47、磁表面存储器或光存储器构成，它的显著特征是具有很低的位存储价格。辅助存储，它的显著特征是具有很低的位存储价格。辅助存储器上存储着大量的程序和数据，在大部分时间里，它器上存储着大量的程序和数据，在大部分时间里，它们处于静止状态，也就是说没有被使用。处理器仅把们处于静止状态，也就是说没有被使用。处理器仅把目前使用的程序和数据装入主存。辅存和主存之间以目前使用的程序和数据装入主存。辅存和主存之间以页为单位进行读页为单位进行读/写交换。写交换。可见，存储器系统的容量以辅助存储器容量的大小来可见，存储器系统的容量以辅助存储器容量的大小来衡量。衡量。5.5.2 高速缓存高速缓存系统系统u1Cache的工作

48、原理的工作原理Cache使使CPU访问内存的速度大大加快。读取数据时，访问内存的速度大大加快。读取数据时，CPU首先在一级缓存中寻找数据，如果找不到，则在首先在一级缓存中寻找数据，如果找不到，则在二级缓存中寻找；若数据在二级缓存中，在传输数据二级缓存中寻找；若数据在二级缓存中，在传输数据的同时，装入并修改一级缓存的相关内容；若数据既的同时，装入并修改一级缓存的相关内容；若数据既不在一级缓存也不在二级缓存中，则从内存中读取数不在一级缓存也不在二级缓存中，则从内存中读取数据并修改两级缓存。据并修改两级缓存。访问存储器时，访问存储器时，CPU输出访问主存的地址，经地址总输出访问主存的地址，经地址总线

49、送到线送到Cache的主存地址寄存器，的主存地址寄存器，Cache主存地址转主存地址转换机构从主存地址寄存器中获得地址并判断该单元的换机构从主存地址寄存器中获得地址并判断该单元的内容是否已经在内容是否已经在Cache中存储，如果在，则命中，立即中存储，如果在，则命中，立即把访问地址转换成其在把访问地址转换成其在Cache中的地址，随即访问中的地址，随即访问Cache存储器。如果被访问的单元内容不在存储器。如果被访问的单元内容不在Cache中，中，则未命中，则未命中，CPU直接访问主存，并将包含该单元的一直接访问主存，并将包含该单元的一个存储页的内容及该页的地址信息装入个存储页的内容及该页的地址

50、信息装入Cache中；若中；若Cache已满，则在替换控制部件的控制下按照某种置换已满，则在替换控制部件的控制下按照某种置换算法将从主存中读取到的信息页替换算法将从主存中读取到的信息页替换Cache中原来的某中原来的某页信息。页信息。u2Cache的基本操作的基本操作uCache和其他存储器一样，有读和写两种基本操和其他存储器一样，有读和写两种基本操作。作。1）读操作）读操作CPU将主存地址同时送往主存和将主存地址同时送往主存和Cache，启动存储器读，启动存储器读，如果命中，如果命中Cache，则从，则从Cache中读出数据到数据总线中读出数据到数据总线，并立即进行下一次访问操作；如果未命中

51、，并立即进行下一次访问操作；如果未命中Cache，CPU就从主存中读出数据，同时就从主存中读出数据，同时Cache替换部件把被读替换部件把被读单元所在的存储块从主存复制到单元所在的存储块从主存复制到Cache中。中。2）写操作）写操作v（1）通写（）通写（Write-through），即每次写入），即每次写入Cache时，同时也时，同时也写入主存，使主存与写入主存，使主存与Cache对应单元的内容始终保持一致。对应单元的内容始终保持一致。v（2）改进通写（）改进通写（Improve Write-through）。如果对）。如果对Cache写写入的后面紧接着进行的是读操作，那么在主存写入完成前即入的后面紧接着进行的是读操作，那么在主存写入完成前即让让CPU开始下一个操作开始下一个操作v（3）回写（）回写（Write-back）。该方法不是每次写入）。该方法不是每次写入Cache后就后就立即向主存写入，只是在相应内容被替换出立即向主存写入，只是在相应内容被替换出Cache时才考虑向时才考虑向主存回写。主存回写。u3地址映射地址映射u为了保证为了保证Ca