多功能数字钟电路的设计与制作(20210421120620)

1、 多功能数字钟电路的设计与制作 一、设计任务与要求 设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正 时间，准点报时。 二、方案设计与论证 1 数字钟设计原理 数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用 最广的基本电路。振荡器产生的1Hz的方波，作为秒信号。秒信号送入计数器进行计数，并把累计 的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组 成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两 级计数器和译码器组成的二十四进制计数电路实现。所有计时结

2、果由七段数码管显示器显示。用4 个与非门构成调时电路，通过改变方波的频率，进行调时。最后用与非门和发光二极管构成整点显 示部分。 2 总体结构框图如下: 图14总体框图 三、单元电路设计与参数计算 1 .脉冲产生电路 1 C1 !1 1 1C2 = H k GiG2 图15晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成（如图15），也可以由555定时器组成。图16是由555定时器构成的1HZ 的自激振荡器，其原理是： 1 第一暂态2、6端电位为VCC，则输出为高电平，三极管不导通，电容C充电，此时2、6端 3 2 电位上升。当上升至大于 2Vcc时，输出为低电平，

3、三极管导通，电容C放电，此时2、6端电位下 3 11 43 降，下降至丄VCC时，输出高电平，以此循环。根据公式f得，此时频率为0.991。 3 （R, +2R2）C 图17 555定时器波形关系图18 555定时器产生1Hz方波原理图 2 时间计数电路 图19 74LS161引脚图 74LS161功能表 INPUTS OUTPUT 功能 CLEAR LOAD CK ENABLE QA QB QC QD RIPLE CARRY P T H H 上升 H H - - 计数: H L X X ABCD - 数据置位 L X X X X L L L L - 清除 H X X X H H H H H

4、- - 来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、 十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以 及“时”个位、十位的计时。用第二个六进制计数器得信号得到“时”个位、十位。 图20六十进制计数器原理图 图20是十进制和六进制计时器原理图。1Hz的方波信号作为脉冲信号进入74LS161可预置四位 二进制计数器（异步清除）的1引脚，当输出为1010即11, 13引脚都为高电平时，由于清零端低电 平有效，所以两信号经过与非门取反，作为六进制计时器的脉冲信号和进入十进制计时器清零端， 分别使六进制计时器计数和使十进制计时

5、器清零。同理，当六进制输出为0110即11, 12引脚都为 高电平时，经过与非门取反，作为下一级计时器的脉冲信号和进入六进制计时器清零端，分别使下 一级计时器计数和使六进制计时器清零。各计数器输出接4511七段译码器的输入端。 图21二十四进制计数器原理图 图21是二十四进制计时器原理图。上一级信号作为脉冲信号进入个位74联赛161可预置四位 二进制计数器（异步清除）的1引脚。当个位计时器输出为1010,或十位计时器输出 0010，同时个位 计时器输出为 0100时，个位计时器清零。可列出以下逻辑表达式：B11* B13 A13* B12，化简 为B11* B13* A13* B12，经过四个

6、与非门进入个位的清零端。同理十位计时器输出0010,同时个 位计时器输出为0100,即U19的12引脚，U23的13引脚都为高电平时，由于清零端低电平有效， 所以两信号经过与非门取反，进入十位计时器清零端清零。各计数器输出接4511七段译码的输入端。 D1起隔离的作用，否则有信号对U23有干扰。 3 显示部分电路 如图23所示，译码显示电路选用4511芯片直接驱动共阳极的七段数码管。 六个4511芯片集成电路构成数字钟的七段数码显示管显示译码/驱动器。4511七段显示译码器 输出高电平有效，将 8421BCD码译成七段（a、b、c、d、e、f、g）输出，用以直接驱动 LED七段数码 显示对应的

7、十进制数。4511输入接计数器的四个输出端 （除进位输出）。译码驱动电路将计数器输出 的BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 4511功能表 输入 输出 LE D C B A a b c d e f g 显示 X X 0 X X X X 1 1 1 1 1 1 1 8 X 0 1 X X X X 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 2 0 1 1 0 0 1 1 1 1 1 1

8、0 0 1 3 0 1 1 0 1 0 0 0 1 1 0 0 1 1 4 0 1 1 0 1 0 1 1 0 1 1 0 1 1 5 0 1 1 0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 0 1 1 1 1 1 1 0 0 0 0 7 0 1 1 1 0 0 0 1 1 1 1 1 1 1 8 0 1 1 1 0 0 1 1 1 1 0 0 1 1 9 0 1 1 1 0 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 0 1 1 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 0 1 0 0 0

9、 0 0 0 0 消隐 0 1 1 1 1 1 0 0 0 0 0 0 0 0 消隐 0 1 1 1 1 1 1 0 0 0 0 0 0 0 消隐 1 1 1 X X X X 锁存* 锁存* 图22 4511引脚图图23 显示部分电路 4 .校时电路 数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。一般 电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路 的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。其中 S1为校“时”用的控制开关，S2为校“分”用的控制开关。 图24校时电路原理图 如图24

10、所示，当S1闭合时，无论“分”计时器清零信号秒脉冲为低还是高，由于U27的左侧 U28为右侧输入为高，对输入 输入总为低，所以输出没有变化，“分”计时器的脉冲无效，此时, 的秒脉冲没有影响，所以秒脉冲进入“时”的CP端，作为“时”的计数信号，此时计数频率快于正 常频率，达到调时的目的。当S1断开时，正常由“分”计时器清零信号作为“时”的计数信号，此 时计数频率为正常频率，达到计时目的。同理，当 S1闭合时，“分”调时。当 S1断开时，“分” 计时。 需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“ 0”或“ 1”时, 可能产生抖动，接电容 C1、C2可以缓解抖动。D2起隔

11、离的作用。 5 整点报时电路的设计 图25整点报时电路原理图 当时分电路为59分时，LED亮一分钟。 如图25所示，当“分”计数器的十位输出0101，个位计数器输出1001时，四路高电平信号取 与运算，再去反，可得一个高电平，此时，LED1的阳极为高电平，阴极接地，可以导通。起塔时刻， LED没有电位差，不导通，不亮。 四、总原理图及元器件清单 1 元件清单 元件 型号 主要参数 数量 备注 LED七段数码显示管 6个 4511 5V 6个 译码器 74LS161 6个 16进制计数器 NE555定时器 1个 电阻 28.86k Q 1个 电阻 57.72k Q 1个 电阻 100 Q 1个

12、电阻 3.3k Q 2个 电容 0.01 卩 F 2个 电容 10卩F 2个 开关 2个 二极管 2个 发光二极管 1个 74HC08 4个 二输入与非门 74HC20 1个 4输入与非门 2 总原理图 图26总原理图 五、安装与调试 主要遇到的问题是： 1. 到多路信号输入或输出时，信号之间有干扰。如二十四进制计数器，如果高位清零端不加二极管， 那么在高位数码管数字变化时，有很大的延时，同时低位数码管熄灭。脉冲产生电路的输出端不加 二极管的话，秒”显高位数码管数字变化时，有很大的延时，且低位数码管不在亮起。 2. 再加入校时电路后，无论开关S1与S2断开与否，在总开关开启时，“分”计数和“时

13、”计数都自 加一。 六、性能测试与分析 设计的电路能达到设计要求，能准确计时并以数字形式显示时、分、秒的时间，并且能校正时 间，准点报时。 七、设计总结和心得 这次课程设计是我们第一次将所学的知识综合应用到实际中去。为期一个星期的设计，本以为 时间很充裕，但是整个设计方案、过程的完成遇到了很多之前想象不到的问题。比如设计方案中如 何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。在这个 过程中我们查阅了大量的资料，主要是来自网上及模电、数电等参考书，同时咨询了学校的一些师 兄和老师。最终在大家的共同努力下，顺利完成了整个课程设计。 这次课程设计教会了我们在以后的学习和工作当中要养成严谨、耐心的工作态度，遇到困难要 主动出击，而不是坐着等人给自己指导。 八、参考文献 1 童诗白，华成英模拟电子技术基础高教出版社，200