电子技术课程设计数字电子钟的组装与调试_第1页
电子技术课程设计数字电子钟的组装与调试_第2页
电子技术课程设计数字电子钟的组装与调试_第3页
电子技术课程设计数字电子钟的组装与调试_第4页
电子技术课程设计数字电子钟的组装与调试_第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、 电子技术课程设计 15数字电子钟的组装与调试一、 课程设计的目的1. 熟悉中规模集成电路计数器的功能及应用;2. 熟悉中规模集成电路译码器的功能及应用;3. 熟悉led数码管及其驱动电路的工作原理。4. 初步学会综合安装调试的方法。二、课程设计的要求1. 设计的数字钟能直接显示“时”,“分”,“秒”,并以24小时为一计时周期;2. 当电路发生走时误差时,要求电路具有校时功能。三、实验仪器和器材1. 面包板250x300mm1块2. 74ls 163同步四位二进制计数器2片3. 74ls 160同步十进制计数器1片4. 74ls 90异步二-五-十进制计数器 2+6片5. 74ls 00四、2

2、输入与非门1片6. 74ls 04六反相器1片7. 74ls 112双j-k触发器1片8. 74ls 48bcd七段译码驱动器6片9. 数码管七段共阴极数码管6片10. cd 406014二进制串行计数/分频器1片11. 74ls 1754d触发器1片12. 石英晶体32 768 hz1片13. 数字电路实验箱 tpe-d1台14. 电阻10k4只15. 点动开关 2只16. 可变电容3/40pf1只17. 电阻 22m2只18. 电容22pf1只四、工作原理图1 数字电子钟的原理框图数字钟一般由振荡器、分频器、计数器、译码器、显示器等几部分组成,这些都是数字电路中应用最广的基本电路。数字钟的

3、原理框图如图1所示。石英晶体振荡器产生的时标信号送到分频器,分频电路将时标信号分成每秒一次的方波秒信号。“秒”信号送入计数器进行计数,并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的60进制计数电路实现;“分”的显示电路与“秒”相同,“时”的显示由两级计数器和译码器组成的24进制计数电路来实现。所有计时结果由六位数码管显示。以上组成部分现分别介绍如下:1. 石英晶体振荡器振荡器是电子钟的核心,用它产生标准频率信号,再由分频器分成“秒”时间脉冲。振荡器振荡频率的精度与稳定度基本上决定了电子钟的准确度。由于石英晶体的频率稳定度可达10101011,输出波

4、形近似于正弦波,可用反相器整形而得到矩形脉冲输出。所以可获得频率非常稳定的振荡信号。数字电子钟振荡电路由石英晶体、微调电容与集成反相器等元件构成,原理图如图2所示。图2 晶体振荡器图中1门、2门是反相器,1门用于振荡,2门用于缓冲整形,rf为反馈电阻,反馈电阻的作用是为反相器提供偏置,使其工作在放大状态。反馈电阻rf的值选取太大,会使放大器偏置不稳甚至不能正常工作;rf值太小又会使反馈网络负担加重。图中c1是频率微调电容,一般取5/35pf。c2是温度特性校正电容,一般取20pf40pf。电容c1、c2与晶体共同构成p型网络,以控制振荡频率,并使输入、输出相移180。2. 分频器时间标准信号的

5、频率很高,目前多数石英电子表的振荡频率为215=32 768 hz。要得到秒脉冲,需要分频电路,可选用以下两种方法: (1)用1片14位二进制计数器(cd 4060)进行214分频后,再用d触发器完成一次分频,即可得到1hz的秒脉冲信号(215次分频信号);(2)也可采用6片异步二-五-十进制计数器(74ls 90)直接实现。3. 计数器图5 60 进制计数器(1)60进制计数“秒”计数器的电路形式很多,通常都是由一级10进制计数器和一级6进制计数器组成。图5所示是用两块中规模集成电路74ls160按反馈置零法串接而成。“秒”计数器的十位和个位,输出脉冲除用做自身清零外,同时还作为“分”计数器

6、的输入信号。本实验图6则是由74ls163与74ls90及门构成“秒”计数器电路。“分”计数器电路与“秒”计数器相同。1hz10 hz102 hz103 hz104 hz105 hz图3 分频电路1图4 分频电路2(2)24进制计数图6所示为24进制小时计数器,是用两片74ls160组成的。 也可用两块中规模集成电路74ls161和与非门构成。上述计数器原理读者自行分析。图6 24 进制计数器4. 译码和显示电路译码就是把给定的代码进行翻译,变成相应的状态,用于驱动led七段数码管,只要在它的输入端输入8421码,七段数码管就能显示十进制数字。5. 校准电路图7 单脉冲发生器10k10k校准电

7、路实质上是一个由基本r-s触发器组成的单脉冲发生器,如图7所示。从图中可知,未按按钮sb时,与非门g2的一个输入端接地,基本r-s触发器处于1状态,即q1,0。再看图1,这时数字钟正常工作,分脉冲能进入分计数器,时脉冲也能进入时计数器。按下按钮sb时,与非门g1的一个输入端接地,于是基本r-s触发器翻转为0状态q0,1。再看图1,若所按的是校分的按钮sbl,则秒脉冲可以直接进入分计数器而分脉冲被阻止进入,因而便能较快地校准分计数器的计数值。若所按的是校时的按钮sb2,则秒脉冲可以直接进入时计数器而时脉冲被封锁,于是就能较快地对时计数值进行校准。校准后,将校正按钮释放,使其恢复原位,数字钟继续进

8、行正常的计时工作。本实验电路图6未加校准电路,读者可在图7电路中加入校准电路。五、 实验步骤根据本实验所给元件,按图8所示电路在实验箱上组装调试。依次观察各数码管显示的数据是否正确。六、实验报告要求(1)画出数字钟的全部逻辑图,简述各部分工作原理。(2)总结调试中遇到的问题及解决方法。(3)谈谈你的收获、体会及改进意见。七、备用方案数字电子钟的实现方案有多种,图9是另外一种实现方案。该电路也含有振荡器、分频器、计数器、译码器、显示器等几部分电路,但是该电路所使用的集成组件与图8电路的组件不同。此外该电路还具有校正功能和整点报时功能。读者可自己分析图9中各部分电路的原理,现仅把图9的整点报时电路

9、的原理分析如下。在图9中,当分计到59min时,将分触发器置1,而等到秒计数到54s时,将秒触发器置1,然后通过与相“与”后,再和1s标准秒信号相“与”,输出控制低音喇叭鸣叫,直到59s时,产生一个复位信号,使清0,低音鸣叫停止;同时59s信号的反相又和相“与”,输出控制高音喇叭鸣叫。当分、秒计数从59:59变为00:00时,鸣叫结束,完成整点报时。电路中的高、低音信号分别由cd4060分频器的输出端q5和q6产生。q5输出频率为1 024 hz,q6为512 hz。高、低两种频率通过或门输出驱动三极管vt,带动喇叭鸣叫。八、预习要求(1)复习中规模计数器、译码器的逻辑功能。(2)试用本实验所

10、提供的集成芯片画出24进制和60进制计数器的接线图(管脚图见附录)。(3)画出数字电子钟的全部逻辑电路图。要求: 具有“时”、“分”、“秒”的十进制数字显示式电子钟。 具有整点报时功能,在离整数点10s时,便自动发出鸣叫声,声长1s,每隔1s鸣叫1次,前4响是低音,后1响为高音,共鸣叫5次,最后1响结束时为整点(低音频为500 hz,高音频为1 000 hz)。 具有稳定可靠的校时功能(时、分)。 四位二进制同步计数器 74ls163前面所讲述的74ls 90其清零方式通常称为“异步清零 ”,即只要 q 0(1) = q 0(2) = 1,不管有无时钟信号,输出端立即为 0;而且它的计数方式是

11、异步的,即cp不是同时送 到每个触发器。下面将要讲述的74ls163,不但 计数方式是同步的,而且它的清零方式 也是同步的:即使控制端clr0,清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是“ 同步清零 ”的含义。计数器计数时钟频率为1 hz,由晶体振荡器产生的32 768 hz时钟,经过a17、a18 两片计数器215分频得到。计数器的输出通过数码管驱动译码器 a1a6去驱动共阴极数码管显示时间,显示的时间值为时、分、秒。cd4060bc 74l160-十进制同步计数器(异步清除)160 的清除端是异步的。当清除端/mr 为低电平时,不管时钟端cp 状态如何,即

12、可完成清除功能。160 的预置是同步的。当置入控制器/pe 为低电平时,在cp 上升沿作用下,输出端q0q3 与数据输入端p0p3 一致。对于54/74160,当cp 由低至高跳变或跳变前,如果计数控制端cep、cet为高电平,则/pe 应避免由低至高电平的跳变,而54/74ls160 无此种限制。160 的计数是同步的,靠cp 同时加在四个触发器上而实现的。当cep、cet 均为高电平时,在cp 上升沿作用下q0q3 同时变化,从而消除了异步计数器中出现的计数尖峰。对于54/74160,只有当cp 为高电平时,cep、cet 才允许由高至低电平的跳变,而54/74ls160的cep、cet

13、跳变与cp 无关。160 有超前进位功能。当计数溢出时,进位输出端(tc)输出一个高电平脉冲,其宽度为q0 的高电平部分。在不外加门电路的情况下,可级联成n 位同步计数器。引出端符号:tc 进位输出端cep 计数控制端q0q3 输出端cet 计数控制端cp 时钟输入端(上升沿有效)/mr 异步清除输入端(低电平有效)/pe 同步并行置入控制端(低电平有效)输入输出mrpecetcepcpp3p2p1p0q3q2q1q00xxxxxxxx000010xx1d3d2d1d0d3d2d1d011111xxxx计数110xxxxxx保持11x0xxxxx保持(tc=0)74ls112双j-k触发器引脚功能电子技术课程设计 数字电子钟的组装与调试实验仪器和元器件清单附件1:(共计40套)1. 74ls 163同步四位二进制计数器2片2. 74ls 90异步二-五-十进制计数器 8片3. 74ls 00四-2输入与非门3片4. 74ls 04六反相器1片5. 74ls 112双j-k触发器2片6. 74ls 48bcd七段译码驱动器6片7. 数码管七段共阴极数码管6片8. cd 406014二进制串行计数/分频器1片9. 74ls 1754d触发器1片10. 石英晶体32 768 hz1片11. 74ls 161四-2进制计数器5片共计:附

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论