计算机组成原理3

1、计算机组成原理3-7章作业答案第3章习题参考答案2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M X 8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M X 64位，共需几个内存条？(2) 每个内存条内共有多少 DRAM 芯片？(3) 主存共需多少 DRAM 芯片？ CPU如何选择各内存条 ？解：(1)共需2266416M64二4条 内存条16M x64(2)每个内存条内共有32个芯片4M x8(3)主存共需多少226644M 864M6428个 RAM4M 8-FP- I_L. 心片,共有4个内存条，故CPU选择内存条用

2、最高两位地址A 24和A25通过2: 4译码器实现；其余的 24根地址线用于内存条内部单元的选择。3、用16K X 8位的DRAM芯片构成64K X 32位存储器，要求：(1)画出该存储器的组成逻辑框图。设存储器读/写周期为0.5卩S, CPU在1 g S内至少要访问一次。试问采用哪种刷新方式比较合理 ？两次刷新的最大时间间隔 是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：(1)用16K X 8位的DRAM芯片构成64K X 32位存储器，需要用64K 3216K 8=4； 4=16个芯片，其中每4片为一组构成16K X32位进行字长位数扩展(一组内的4个芯片只有数据信号线不互连

3、分别接Do.=D7、D8.：D15、D16.：d23和D24：D31，其余冋名引脚互连)，需要低14位地址(A、A13)作为模块内各个芯片的内部单元地址一一分成行、列地址两次由A0、A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2: 4译码器实现4组中选择一组。画出逻辑框图如下。习题参考答案新一行，共128行)- 若采用集中式刷新，则每2ms中的最后128 0.5.=64戈为集中刷新时间，不能进行正常读写，即存在64s的死时间-若采用分散式刷新，则每VS只能访问一次主存，而题目要求CPU在1卩S内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最

4、适合的- 比较适合采用异步式刷新：采用异步刷新方式，则两次刷新操作的最大时间间隔为?空 =15 625As，可取15.5述；对全部存储单元刷新一遍所需的实128际刷新时间为：;采用这种方式，每 15.5s中有0.5嗨用于刷新，其余的时间用于访存(大部分时间中1 S可以访问两次内存)。6、用32K X 8位的E2PROM芯片组成128K X 16位的只读存储器，试问：(1) 数据寄存器多少位？(2) 地址寄存器多少位？(3) 共需多少个E2PROM芯片？(4) 画出此存储器组成框图。解：(1)系统16位数据，所以数据寄存器16位(2) 系统地址128K = 217,所以地址寄存器仃位(3) 共需

5、空卜16 = 4 2=8片，分为4组，每组2片32K X8(4) 组成框图如下9、CPU执行一段程序时，cache完成存取的次数为 2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns,求cache/主存系统的效率和平均访问时间。解：cache的命中率：主存慢于24202420Cache的倍率:= 96.8%80tm rtc1r （1 一 r）h86.2%6 5 0.968240640Cache/主存系统的效率:平均访问时间:ta 丄 4046.4 nse 0.86214、有一个处理机，内存容量 1MB，字长1B,块大小16B，cache容量64K

6、B，若cache采用直接映射式，请给出 2个不同标 记的内存地址，它们映射到同一个cache行。解：64 KBCache共有=212个行，行号为12位16B内存块数：1MB/16B=2 16；块号为16位内存地址长20位采用直接映射方式，所以 cache的行号i与主存的块号j之间的关系为：i = j mod m，m为cache的总行数20位的内存地址格式如下：tag行号字地址4位12位4位两个映射到同一个 cache行的内存地址满足的条件是：12位的行号相同，而 4位的标记不同即可，例如下面的两个内存地址就满足要求：0000000000000000 0000=00000H 与000100000

7、00000000000=10000H15、假设主存容量16M 32位，cache容量64K 32位，主存与cache之间以每块4 32位大小传送数据，请确定直接映射方式 的有关参数，并画岀主存地址格式。解：由已知条件可知 Cache共有64 K 32位=214个行，行号为14位4汉32位16M32 位 22主存共有222个块，块地址为22位，由行号和标记组成432 位cache的行号i与主存的块号j之间的关系为：i = j mod m，m为cache的总行数设32位为一个字，且按字进行编址，则24位的内存地址格式如下:tag行号字地址8位14位2位第4章习题参考答案4 指令格式结构如下所示，试

8、分析指令格式及寻址方式特点。OP-源寄存器变址寄存器偏移量(16位)1510987430答：该指令格式及寻址方式特点如下：(1) 双字长二地址指令，用于访问存储器。(2) 操作码字段0P可以指定26=64种操作。(3) RS型指令，一个操作数在通用寄存器(选择 16个之一)，另一个操作数在主存中。有效地址可通过变址寻址求得,即有效地址等于变址寄存器(选择16个之一)内容加上位移量。6.种单地址指令格式如下所示，其中为I间接特征，X为寻址模式，D为形式地址，I、X、D组成该指令的操作数有效地址PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。寻址方式名称IX有效地址E000E=D00

9、1E= (PC) +D010E= (R) +D011E= (R1) +D100E=(D)110E=(R1)+D)，D=0E,设R为变址寄存器，R1为基值寄存器,答：直接寻址 相对寻址基址寻址 间接寻址变址寻址先基址后间接寻址第5章习题参考答案2参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器RI的内容传送至(R2)为地址的主存单元中。标岀各微操作信号序列。A总线解：STO R1, (R2)的指令流程图及微操作信号序列如下:STOklt(R2)16 判断以下三组指令中各存在哪种类型的数据相关(1) 11LADR1, A; M(A) -R1, M(

10、A)是存储器单元12ADDR2 , Rl;(R2)+(R1) R2I1ADDR3, R4;(R3)+(R4) R3I2MULR4, R5;(R4) (R5) R4(3) I1LADR6, B; M(B) -R6 , M(B)是存储器单元I2 MULR6, R7;(R6) (R7) R6解:(1) 11的运算结果应该先写入Rt，然后再在I2中读取R1的内容作为操作数，所以是发生RAW ( “写后读”)相关WAR(3) RAW 和 WAW 两种相关第7章习题参考答案7 (1)275*12288*4 = 12.89MB(2)最高位密度D1按最小磁道半径R1计算:D1=12288B/ (2*3.14*115) mm=17B/mm 最低位密度D2按最大磁道半径R计算：R2=115+(275/5)=115+55=170mmD2=