3、第三章 逻辑门电路

1、2 1、 分立元件门电路分立元件门电路 2、 TTL集成逻辑门电路集成逻辑门电路 4、 MOS逻辑门逻辑门 3、 其他类型的其他类型的TTL门电路门电路实现与、或、非三种基本运算的门电路称为简单门电路。FAB&(a)FAB1(b)FA1(c)在数字电路中，能够实现基本逻辑运算及复合逻辑运算功能的电路称为逻辑门电路。有两个或两个以上的输入端、一个输出端。右图的逻辑表达式为FA BFAB&有两个或两个以上的输入端，一个输出端。右图的逻辑表达式为FA +BFAB1 只 有 一 个 输 入 端, 一个输出端。如右图的逻辑表达式为AF AF1复合门在逻辑功能上是简单逻辑门的组合，实际性能上有所提高。常用

2、的复合门有与非门，或非门、与或非门和异或门等。FAB1(b)FAB&(a)FA1&BC D(c)FA=1(d)BABF 使用与非门可以实现与、或、非3种基本运算, 并可构成任何逻辑电路, 故称为通用逻辑门。FAB&(a)F=A+B=A BF=AB=A BF=ABAF或非门也是一种通用门。FAB1(b)CDABF与或非门也是一种通用门。FA1&BC D(c)FA=1(d)BFA=1(e)B“同或”运算用符号表示，逻辑表达式为：ABBABAF “异或”运算是一种特殊的逻辑运算, 用符号表示，逻辑表达式为：BABABAFk kV VCCCCV VI IV VO O输入信号输入信号输输出出信信号号 数

3、字电路是二值逻辑电路，一般用高低电平来表示二值数字电路是二值逻辑电路，一般用高低电平来表示二值逻辑中的逻辑中的1和和0两种逻辑状态。两种逻辑状态。 开关电路（逻辑电路）中的开关开关电路（逻辑电路）中的开关K由二极管或三极管电路由二极管或三极管电路构成。在输入电压构成。在输入电压Vi的作用下，使二极管或三极管电路处于的作用下，使二极管或三极管电路处于导通或截止状态。导通或截止状态。 输出电压：输出电压： K闭合时，闭合时，0 K断开时，断开时， VCC若以高电平表示若以高电平表示1，低电平表示，低电平表示0，则称，则称正逻辑正逻辑若以高电平表示若以高电平表示0，低电平表示，低电平表示1，则称，则

4、称负逻辑负逻辑10正逻辑正逻辑01负逻辑负逻辑一般采用正逻辑一般采用正逻辑只要能判断高低只要能判断高低电平即可电平即可高电平下限高电平下限低电平上限低电平上限数字电路是二值逻辑电路。数字电路是二值逻辑电路。 用高低电平表示用高低电平表示“1”、“0” 。1、半导体的基础知识、半导体的基础知识n 按导电性能的不同，物质可分为导体、绝缘体和按导电性能的不同，物质可分为导体、绝缘体和半导体。目前用来制造电子器件的材料主要是硅半导体。目前用来制造电子器件的材料主要是硅(Si)、锗锗(Ge)等，它们的导电能力介于导体和绝缘体之间，等，它们的导电能力介于导体和绝缘体之间，并且会随温度、光照或掺入某些杂质而

5、发生显著变化。并且会随温度、光照或掺入某些杂质而发生显著变化。n 纯净的单晶半导体称为本征半导体。在本征半导体中，原子按一定间隔排列成有规律的空间点阵(称为晶格)。原子间相距很近，价电子不仅受自身原子核的约束，还要受相邻原子核的吸引，使每个价电子为相邻原子所共有，形成共价键。这样四个价电子与相邻的四个原子中的价电子分别组成四对共价键，依靠共价键使晶体中的原子紧密地结合在一起。共价键中的电子，由于受到其原子核的吸引，不能在晶体中自由移动，所以是束缚电子，不能参与导电。共价键结构示意图：n在本征半导体中，有选择地掺入少量其它元素，会使其导电性能发生显著变化。这些少量元素统称为杂质。掺入杂质的半导体

6、称为杂质半导体。根据掺入的杂质不同，有N型半导体和P型半导体两种。n在本征硅(或锗)中掺入少量的五价元素，如磷、砷等，就得到N型半导体。这时，杂质原子替代了晶格中的某些硅原子，它的四个价电子和周围四个硅原子组成共价键，而多出一个价电子只能位于共价键之外。n在本征硅(或锗)中掺入少量的三价元素，如硼、铝等，就得到P型半导体。这时杂质原子替代了晶格中的某些硅原子，它的三个价电子和相邻的四个硅原子组成共价键时，只有三个共价键是完整的，第四个共价键因缺少一个价电子而出现一个空位。 n通过掺杂工艺，把本征硅(或锗)片的一边做成P型半导体，另一边做成N型半导体，这样在它们的交界面处会形成一个很薄的特殊物理

7、层，称为PN结。PN结是构造半导体器件的基本单元。n P型半导体和N型半导体有机地结合在一起时，因P区一侧空穴多，N区一侧电子多，所以在它们的界面处存在空穴和电子的浓度差。于是P区中的空穴会向N区扩散，并在N区被电子复合。而N区中的电子也会向P区扩散，并在P区被空穴复合。结果在界面的两侧形成了由等量正、负离子组成的空间电荷区。P(a)NP(b)N空间电荷区内电场UB2、晶体二极管的开关特性、晶体二极管的开关特性n晶体二极管是由PN结加上电极引线和管壳构成的。符号中，接到P型区的引线称为正极(或阳极)，接到N型区的引线称为负极(或阴极)。 PN正极负极(a)负极正极(b)晶体二极管结构示意图及电

8、路符号n正向特性：正向特性：在二极管正向偏置且电压较小时， 外加电压不足以克服PN结的内电场，二极管的电流约等于零，二极管等同于一个大的电阻。正向电压只有超过某一数值时，才有明显的正向电流。这一电压称为导通电压或死区电压，硅管的约为0.5V，锗管的约为0.1V。 当正向电压大地导通电压时，内电场的阻碍作用被大大削弱，二极管等同于个小的电阴，因而电流迅速加大，二极管开始导通。硅管的正向导通压降为0.7V,锗管约为0.2V。n反向特性：反向特性：在二极管反向偏置时，N区的少数载流子（空穴）、 P区的少数载流子（电子）在内电场和外加电压的共同作用下，通过空间电荷区形成反向中饱和电流。但其数值一般很小

9、，硅管一般小于0.1A，锗管小于几十微安。VCCRDVOViRRRR二极管导通时相当于短路二极管截止时相当于开路Vi = VIH 二极管截止，Vo = VCCVi = 0(VIL) 二极管导通，Vo = 0或0.7v 二极管具有单向导电性，在数字电路中表现为一个受二极管具有单向导电性，在数字电路中表现为一个受外电压控制的开关。外电压控制的开关。3、晶体三极管的开关特性、晶体三极管的开关特性 三极管的结构：三极管的结构： 工艺要求：工艺要求：发射区掺杂浓度较大；基区很薄且掺杂最发射区掺杂浓度较大；基区很薄且掺杂最少；集电区比发射区体积大且掺杂少。少；集电区比发射区体积大且掺杂少。特点：特点：有三

10、个区有三个区发射区、基区、集电区；发射区、基区、集电区；两个两个PN结结发射结（发射结（BE结）、集电结（结）、集电结（BC结）；结）；三个电极三个电极发射极发射极e(E)、基极、基极b(B)和集电极和集电极c(c)；两种类型两种类型 P N P型管和型管和NPN型管。型管。 箭头：箭头：表示发射结加正向电压时的电流方向。表示发射结加正向电压时的电流方向。文字符号：文字符号：V 晶体三极管的符号晶体三极管的符号:三极管的基本连接方式三极管的基本连接方式:共发射极输入特性曲线共发射极输入特性曲线集射极之间的电压集射极之间的电压 VCE 一定一定时，发射结电压时，发射结电压 VBE 与基极电流与基

11、极电流 IB 之间的关系曲线。之间的关系曲线。共发射极输入特性曲线共发射极输入特性曲线由图可见：由图可见：1当当V CE 2 V 时，特性曲线基本重时，特性曲线基本重合。合。2当当 VBE 很小时，很小时，IB 等于零，三极管等于零，三极管处于截止状态。处于截止状态。3当当 VBE 大于门槛电压大于门槛电压( (硅管约硅管约 0.5 V，锗管约，锗管约 0.2 V) )时，时，IB 逐渐增大，逐渐增大，三极管开始导通。三极管开始导通。4三极管导通后，三极管导通后，VBE 基本不变。硅管约为基本不变。硅管约为 0.7 V ，锗管，锗管 约为约为 0.3 V ，称为三极管的导通电压。称为三极管的导

12、通电压。5VBE 与与 IB 成非线性关系。成非线性关系。晶体三极管的输出特性曲线晶体三极管的输出特性曲线基极电流一定时，集、射极之间电压与集电极电流的关系曲线。基极电流一定时，集、射极之间电压与集电极电流的关系曲线。可分为三个工作区可分为三个工作区:1截止区截止区条件：条件：发射结反偏或两端电压为零。发射结反偏或两端电压为零。特点：特点： IB =0，Ic很小。很小。2饱和区饱和区条件：条件：发射结和集电结均为正偏。发射结和集电结均为正偏。特点：特点：VCE = VCES。 VCES 称为饱和管压降，小功率硅管约称为饱和管压降，小功率硅管约 0.3 V，锗管约为，锗管约为 0.1 V。3放大

13、区放大区条件：条件：发射结正偏，集电结反偏。发射结正偏，集电结反偏。特点：特点： IC 受受 IB 控制控制 ，即，即 IC = IB 。 在放大状态，当在放大状态，当 IB 一定时，一定时，IC 不随不随 VCE 变化，即放大状态的三极管变化，即放大状态的三极管具有恒流特性。具有恒流特性。 三极管开关电路分析：三极管开关电路分析：当当vI=VIL(VIL=-1V)时，时，vBE0，则，则iB=0，iC0，三极管截止三极管截止。此时，。此时，RC上无压降，上无压降，vOVCC，为，为高电平高电平。 一般认为，在一般认为，在vIVON时，有时，有iB产生，相应地有产生，相应地有iC产生，三极管进

14、入产生，三极管进入放放大区大区；BONIBRVviCBCCCCCCCEORiVRiVvvvIiBvO；vI继续增加继续增加，RC上的压降也上的压降也随之增大，随之增大，vCE下降，当下降，当vCE0时，三极管处于深度时，三极管处于深度饱和状态饱和状态， vO0，为，为低电平低电平。当当iBIBS时，三极管为饱和状态；发射结饱和压降时，三极管为饱和状态；发射结饱和压降 VCES= 0.1 0.3V. 注：当注：当VCE=VBE时，三极管为临时，三极管为临界饱和导通；界饱和导通；集电极临界饱和导通电流集电极临界饱和导通电流 ICSVCC/RC基极临界饱和导通电流基极临界饱和导通电流 IBS=ICS

15、/=VCC/ ( RC)VCCVIVOIBICVBEBECIERBRC总结：当总结：当vIVON时，三极管处于放大状态；时，三极管处于放大状态； 当当vI增加到使增加到使iBIBS时，三极管处于饱和状态。时，三极管处于饱和状态。n当当vI=VIL时，三极管截止，时，三极管截止，iC0，相，相当于当于开关断开开关断开，vOVCC；n当当vI=VIH时，三极管饱和，时，三极管饱和，VCE0，相当于相当于开关闭合开关闭合， vO0 ；VCCVIVOIBICVBEBECIERBRC三极管在数字电路中通常工作在截三极管在数字电路中通常工作在截止状态（相当于开关断开）和饱和止状态（相当于开关断开）和饱和状

16、态（相当于开关闭合）。状态（相当于开关闭合）。BCEBCE 三极管饱和导通时， 相当于C、E间短路； 三极管截止时， 相当于C、E间开路， B、E间， B、C间也开路。1. 二极管与门二极管与门ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VYD1D2ABVCC (5v)Rc 功能表功能表硅二极管硅二极管3.3 分离元件逻辑门电路分离元件逻辑门电路设：设：VIL=0V，VIH=3V 优点：简单优点：简单缺点：（）输出电平的偏移缺点：（）输出电平的偏移（）负载电阻的改变影响输出的高电平（）负载电阻的改变影响输出的高电平AB&YABY0V0V0.7V0V3V0.7V3V0V0

17、.7V3V3V3.7V 功能表功能表ABY0000000 真值表真值表2. 二极管或门二极管或门 功能表功能表D1YD2ABR硅二极管硅二极管Av000032.3302.3332.3Bv Yv设：设：VIL=0V，VIH=3V 优点：简单优点：简单缺点：输出电平的偏移缺点：输出电平的偏移Av000032.3302.3332.3BvYvABY 1功能表功能表ABY0000101真值表真值表3. 三极管非门电路三极管非门电路Rc(vo)R1AYVCC(5v)-vBB(vi)R21Y0 :121RRRVVVVVBBlIlIBEB截止条件CCESCCBSBBBEBEIHBRVVIRVVRVVI21:饱

18、和导通条件实际应用中，接实际应用中，接R2和和VBB，使三极管，使三极管T可靠截止。可靠截止。Rc(vo)YVCC=5vR1AvEE=-8v(vi)R2例例:已知已知RC=1K ,R1=3.3K ,R2=10K , =2，VCE(sat)=0.1v,输入的高低电平分别为输入的高低电平分别为VIH=5v, VIL=0v,求输出电平。求输出电平。解：首先利用戴维南定理将发射解：首先利用戴维南定理将发射结的外接电路化简为如下的等效电结的外接电路化简为如下的等效电路路e+-bR1R2VEEVBe+-bRBVIe+-bR1R2VEEeVB+-bRB3 . 33 .13V8VVRRRVVVVII121EE

19、IIB K5 . 2RRRRR2121B 当当VI=VIL=V时，时，V0 . 23 . 33 .13V800VB 三极管截止，三极管截止，V0=5V时。时。RC=1K ,R1=3.3K ,R2=10K , =2，VCE(sat)=0.1v, VIH=5v, VIL=0vRc(vo)YVCC=5vR1AvEE=-8v(vi)R2 当当VI=VIH=5V时，时，V8 . 13 . 33 .13V855VB mV44. 0RVViBBEBB mV25. 0RVVIC)sat(CECCBs 满足，三极管饱和，满足，三极管饱和，V0=VCE(sat)=0。BsBIi 因此，电路参数的设计是合理的。因此

20、，电路参数的设计是合理的。3 . 33 .13V8VVRRRVVVVII121EEIIB Rc(vo)YVCC=5vR1AvEE=-8v(vi)R2e+-bR1R2VEEeVB+-bRBK5 . 2RC=1K ,R1=3.3K ,R2=10K , =2，VCE(sat)=0.1v, VIH=5v, VIL=0vR1DR2AF+12V +3V三极管非门另一种实现方法：三极管非门另一种实现方法：嵌位二极管嵌位二极管AF0110AF R1DR2F+12V +3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门4、与非门、与非门R1DR2F+12V +3V三极管非门三极管非门D1D2ABR

21、二极管或门二极管或门5、或非门、或非门1 1、体积大、工作不可靠。、体积大、工作不可靠。2 2、需要不同电源。、需要不同电源。 3 3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。 集成电路在一块半导体芯片上制作出一个完整的集成电路在一块半导体芯片上制作出一个完整的逻辑电路所需要的全部元件和连线。与分立元件电路逻辑电路所需要的全部元件和连线。与分立元件电路相比，相比，集成电路集成电路具有体积小、可靠性高、速度快的特具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为根据电路内部的

22、结构，可分为DTLDTL、TTLTTL、HTLHTL、MOSMOS管管集成门电路等。集成门电路等。分立元件门电路的缺点分立元件门电路的缺点三极管三极管-三极管集成逻辑三极管集成逻辑（transistor-transistor logic）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“全高全高”VIH=3.6V全导通全导通电位被嵌电位被嵌在在2.1V全反偏全反偏 1V截止截止1 1、TTLTTL与非门的电路结构及工作原理与非门的电路结构及工作原理VVTVVVVVVOCBe3 . 04 . 1,1 . 2,6 . 31111管处于倒置状态结论：输入端结论：输入端A、B、C中全

23、为高电平时，输出端为低电平中全为高电平时，输出端为低电平bce1e2e34.3v饱和饱和饱和饱和0.3v+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“0.3v”截截止止b1点电位点电位1V 5V导通导通VVVVVVVVVVBEBEBOBCBC6 . 354 . 01 . 03 . 04333221结论：输入端结论：输入端A。B。C中至少有一个为低电平时，输出端为高电平中至少有一个为低电平时，输出端为高电平CBAF 深度饱和深度饱和0.4v截截止止3.6v2 2、TTLTTL与非门的电压传输特性和抗干扰能力与非门的电压传输特性和抗干扰能力1 1）、电压传输特性）、电压传输特

24、性: :输入电压与输出电压的关系曲线。输入电压与输出电压的关系曲线。VVDETTVVVCDVVBCVVABIIII4 . 1: )(4 . 11.3: )(3 . 10.6: )(6 . 0: )(54饱和区段通管有一小段时间同时导和过渡区段线性区段截止区段+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC输出高电平输出高电平输出低电平输出低电平阈值电压阈值电压:UTH=1.4VT2、T5截止，截止，T3、T4导通导通T2导通、导通、T5截止，截止，T3、T4导通导通T2、T5饱和导通饱和导通2 2）、抗干扰能力）、抗干扰能力 TTL门电路的输出高低电平不是一个值，而是一个范围

25、。门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围。逻辑门电路的输入、同样，它的输入高低电平也有一个范围。逻辑门电路的输入、输出端电压值必须介于最小值和最大值之间，才能看成有效输出端电压值必须介于最小值和最大值之间，才能看成有效的逻辑的逻辑1或逻辑或逻辑0。输入端：输入端：低电平输入低电平输入=0V0.8V；高高电平输入电平输入=1.8V5V。输出端：输出端：低电平输出低电平输出=0V0.4V；高高电平输出电平输出=2.4V5V。 开门电平：输出为逻辑低电平时，所允许的输开门电平：输出为逻辑低电平时，所允许的输入高电平的最小值。典型值入高电平的最小值。典型值VO

26、N=1.8V 关门电平：输出为逻辑高电平时，所允许的输关门电平：输出为逻辑高电平时，所允许的输入低电平的最大值。典型值入低电平的最大值。典型值VOFF=0.8V典型值典型值UOL=0.3V UOH=3.6V 典型值典型值U UILIL=0.=0.3V3V U UIHIH=3.6V=3.6V低电平噪声容限低电平噪声容限 (输入低电平的抗干扰能力输入低电平的抗干扰能力)： VNLVOFF-VOL（max）高电平噪声容限高电平噪声容限(输入高电平的抗干扰能力输入高电平的抗干扰能力)： VNHVOH（min）-VONVNL越大，越大，TTL与非门在输入低电平时抗正干扰能力与非门在输入低电平时抗正干扰能

27、力越强。越强。VNH越大，越大，TTL与非门在输入高电平时抗负干扰能力与非门在输入高电平时抗负干扰能力越强。越强。 把与非门逻辑关系不会发生错误时允许的最大干扰电把与非门逻辑关系不会发生错误时允许的最大干扰电压压，称为，称为噪声容限噪声容限(noise margin )。3 3、TTLTTL与非门的输入、输出特性和带负载能力与非门的输入、输出特性和带负载能力1 1）TTLTTL与非门的输入特性与非门的输入特性（输入端的伏安特性）（输入端的伏安特性）11CCBEILI LVvVIR a.VI=VIL=0.3V时负号表示输入电流流出门负号表示输入电流流出门.VIL=0.3VIIL=?R13kT10

28、.3VIILVCCbe2be5 输入端等效电路1150.71.43CCBEI SVvImARK VI=0V时b.VI=VIH=3.6V时T1处于倒置放大状态1152.10.01103CCBI HiBiVVIIRAK一般情况下，IIH40A正号表示输入电流流进门.VIH=3.6VIIH=?R13kT13.6VIIHVCCbe2be5VB1=2.1V输入端等效电路当VI增大到1.3V以后，T5开始导通，VB1被钳制在2.1V左右。4.输入端悬空相当于接高电平输入端悬空时，VCC通过R1加在T1集电结、T2、T5发射结上，使T2、T5导通，输出低电平。故相当于输入端接高电平。3.输入端伏安特性曲线结

29、论：当输入为低电平时， 输入电流流出门，大小为1.4mA；当输入为高电平时， 输入电流流进门，很小40A。iI /mA0.5 1.0 1.5 2.0-0.5-1.0-1.5-2.0-0.5-1.0vI /V40uAR14kT1VCCbe2be5VB1=2.1V2 2）TTLTTL与非门输入端负载特性与非门输入端负载特性最小值。允许的输出为标准低电平时所开门电阻最大值。许的输出为标准高电平所允关门电阻IONIOFFRRRR: 开始时，RI增大VI也随之升高，但VI升高到1.4时，T5管开始导通，VB1被钳制在2.1V，此后RI无论怎样加大，VI都保持在1.4V不再升高。 对输入端负载电阻的限制：

30、(1).输出为高电平时的输出特性输出高电平时，T4导通，T5截止,电流流出门：拉电流为了保证Vo为标准的高电平VOHmin，对拉电流的最大值IOHmax要有一定的限制。RL | iL | VR4 VOHRLVOHiLVCCR4T3R2T4R5iL /mA2030103.02.01.0VOH /V3.6403 3）TTLTTL与非门的输出特性与非门的输出特性(输出电压随负载电流的变化情况)拉电流负载：拉电流负载： 增加会使与非门的输出高电平下降。增加会使与非门的输出高电平下降。(2).输出为低电平时的输出特性RLiL T 5 饱和程度 VCE5 VOL 输出低电平时，T4截止，T5饱和VCCR3

31、VOLT5iLRL电流流进门：灌电流为了保证输出为低电平，实际使用时灌电流要有一定的限制，即灌电流必须小于输出低电平时的最大最大灌电充值IOLmax。iL /mA2030 102.01.0VOL /V0.35040灌电流负载：灌电流负载： 增加会使与非门的输出低电平上升。增加会使与非门的输出低电平上升。1 1、集电极开路的与非门（、集电极开路的与非门（OCOC门）门）1）问题的提出）问题的提出标准TTL与非门进行与运算:&ABEF&CD&G1&ABEF&CDG 能否“线与”？ABCDEFEFCDABFEG wire-and TTL与非门的输出电阻很低。这时，直接线与会使电流 i 剧烈增加。i功

32、耗T4热击穿UOL 与非门2：不允许直接“线与”与非门1 截止与非门2 导通UOHUOL与非门1：i问题：TTL与非门能否直接线与？&ABEF&CDG+5VR4R2T4T5+5VR4R2T4T5克服上述局限性的办法：把输出级改成集电极开路的三极管结构。称为集电极开路的门电路，简称OC门.+5VFR2R13kT2R3T1T5b1c1ABC集电极悬空集电极悬空T3无无T3,T4&符号符号！菱形&+5VFR2R13kT2R3T1T5b1c1ABC应用时输出端要接一上拉负载电阻应用时输出端要接一上拉负载电阻R RL LRLUCC单个门使用只要A、B、C有一个为低电平，则T2、T5截止，Y为高电平。且V

33、OH VCC只有A、B均为高电平时，则T2、T5导通，Y为低电平。2）OC门可以实现门可以实现“线与线与”功能功能&UCCF1F2F3FF=F1F2F3RL输出级输出级UCCRLT5T5T5N个个oc门的输出门的输出端直接并联后可端直接并联后可共用一个集电极共用一个集电极负载电阻负载电阻 和和电源电源 CCULRF=F1F2F3?UCCRLF1F2F3F任一导通任一导通F=0UCCRLF1F2F3F全部截止全部截止F=1F=F1F2F3?所以：所以：F=F1F2F3!3）负载电阻）负载电阻RL的的选择选择OC门输出高电平时，确定门输出高电平时，确定RLmaxIOHIOHIOHmIOHpIIHI

34、IHIIHIIHICFn&F1&F2m个VCCRLT1T1T1n个VOHCOHCCLIVVR则：IHOHOHCCpImIVVIHOHOHCCLpImIVVRminmax)(p个OC门输出低电平时，确定门输出低电平时，确定RLminIOLIOLIOLmIOLnIILIILIILIILICFn&F1&F2m个VCCRLT1T1T1n个VOLCOLCCLIVVR则：ILOLOLCCnImIVVILOLOLCCLnIIVVRmaxmin)(4） OC门的应用门的应用（1）实现与或非逻辑）实现与或非逻辑（2）实现电平转换）实现电平转换（3）用作驱动器）用作驱动器输出高电平可以变为输出高电平可以变为10v

35、_22_11nnBABABAF _2211nnBABABA FABVCC(+10V)允许的负载电流较大，可用于允许的负载电流较大，可用于驱动指示灯、继电器等。驱动指示灯、继电器等。FABVCCR2 2、 三态门三态门+5VFR4R2R1T2R5R3T3T4T1T5ABDEEE-控制端控制端+5VFR4R2R1T2R5R3T3T4T1T5ABDEE01截止截止ABF +5VFR4R2R1T2R5R3T3T4T1T5ABDEE10导通导通截止截止截止截止高阻态高阻态输出端有三种状态：输出端有三种状态：高电平，高电平，低电平，高阻态，低电平，高阻态，故称故称三态三态门。门。输输出出高高阻阻0E 1E

36、 ABF 功能表功能表低电平起低电平起作用作用&ABFE符号符号EN&ABFE符号符号符号符号输出高阻输出高阻1E 0E ABF 功能表功能表高电平起高电平起作用作用&ABFE符号符号EN&ABFE符号符号三态门的应用三态门的应用总线结构：总线结构：将输出端并联，将各输出信号将输出端并联，将各输出信号 分时送到公共总线上。分时送到公共总线上。EN1=1时，时，G1数据到总线；数据到总线；EN2=1时，时，G2数据到总数据到总线；线； ENi =1时，时，Gi数据数据到总线；到总线；G1G2Gn.总总 线线A1B1EN1A2B2EN2AiBiENiEN1、EN2、ENi轮流接入高电平，将轮流接入

37、高电平，将不同数据分时送至总线。不同数据分时送至总线。G1G2NEN双向传输：双向传输：EN=0时，时，G1工作，工作，数据数据MN； EN=1时，时，G2工作，工作，数据数据NM 。M1、 NMOS门电路门电路0UDSIDuiuoUCCR饱和区饱和区非饱和区非饱和区DSGSTGDVVVV（一）（一）NMOS反向器反向器1. 饱和型饱和型NMOS反向器反向器管处于导通状态。在饱和区，管：220TVVVVTTDSGSGD保证：保证：a. 为高电平时，为高电平时， 为低电平；为低电平；b. 为低电平（为低电平（ ）时，）时，管截止，输出为高电平（）管截止，输出为高电平（）缺点：缺点：a.输出高电平

38、低输出高电平低b.工作时速度低工作时速度低IVIVOV1TIVV 2TDDOHOVVVV. 非饱和型非饱和型NMOS反向器反向器2TDDGGVVV负载管工作在非饱和区，电路的工作速度提高负载管工作在非饱和区，电路的工作速度提高（二）（二）NMOS与非门与非门1T2T两工作管串联两工作管串联（三）（三）NMOS或非门或非门1T2T两工作管并联两工作管并联（四）（四）NMOS与或非门与或非门（五）（五）NMOS异或门异或门3. 2. 1TTT合成同或门，合成同或门，5. 4TT构成非门。构成非门。如：如：A低，低，B高时，高时， 门导通门导通2TBABABAF_（六）（六）NMOS三态门三态门E=

39、1: 高阻高阻 E=0：F=A（一）（一） CMOS反相器反相器UCCST2DT1AFNMOS管管PMOS管管CMOS电路电路2、 CMOS门电路门电路UCCST2DT1uiuoui=0截止截止ugs2= UCC导通导通u=“”工作原理：工作原理：UCCST2DT1uiuoui=导通导通截止截止u=“”工作原理：工作原理：CMOS电路电路的优点的优点、工作管和负载管一截止，一导通，因此电、工作管和负载管一截止，一导通，因此电源向反向器提供的漏电流仅为纳米级源向反向器提供的漏电流仅为纳米级、导通电阻较小，、导通电阻较小，CMOS反向器输出反向器输出电压的上升时间和下降时间都比较小，电压的上升时间和下降时间都比较小，电路的工作速度大为提高。电路的工作速度大为提高。（二）（二）CMOS与非门与非门_4. 22. 1,ABFTTTT并联作为负载管管串联作为工作管（三）（三）CMOS或非门或非门_BAF联工作管并联，负载管串（四）（四）CMOS三态门三态门E为高电平时：为高电平时： 高阻高阻E为低电平时：为低电平时： _AF AFE（五）（五）CMOS传输门传输门TGCIVOV_CC=0