开发工具Max+plusII的使用24译码器38译码器_第1页
开发工具Max+plusII的使用24译码器38译码器_第2页
开发工具Max+plusII的使用24译码器38译码器_第3页
开发工具Max+plusII的使用24译码器38译码器_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、VHDL与复杂数字系统设计上机实验1:开发工具 Max+ plus II 的使用一、实验目的：1. 学习开发工具 Max+ plus II 的安装；2. 掌握图形输入法设计简单逻辑电路的操作步骤。二、实验内容：1. 利用基本元件库，采用图形输入法设计一个带使能端的2-4译码器；2. 利用你设计的2-4译码器完成3-8译码器的设计。三、实验过程：1. 2 4译码器原理简述：译码器的输入代码的组合将在某一个输出端产生特定的信号。译码是编码的逆过程，在编码时，每一种二进制代码状态都赋予了特定的含义，即都表示一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程称为译码。在数字电路中，能够实现译码

2、功能的逻辑部件称译码器。2-4译码器可实现二输入四输出的译码行为。电原理图：Vi Xr仿真波形图:定时分析:Analyset二 口 区Delay MatrixDestirtionyDalB.OnsB.Ors6 0n$6.Qn$&6.0n$6.0ns6.0ns6,0nssei6.0n&氐OhsE On?ELOns50100StartStopLi st Paths结论：经过设计编辑与波形仿真，可以知道所设计的2 4译码器符合设计要求，能实现所要求的结果，2 4译码器设计成功。2. 3-8译码器原理简述： 原理简述：采用两块2-4译码器分别用做高 4位和低4位译码输出。 电原理图：电路符号图:仿真波

3、形图:眄讯怙皿 EdilflE-Rof GOO Dns*|*| Tirrw 二| Mend |16S0n5Name1QQ DnsSQD.Qna300 Ona4D0QnsfOD.AnsgodQns700.0nsBOO Dns900 QnsJ-P33 0 E1 urrri*-p211nL1LL-ET 7nr11102耳5iri1lr2X40-律 x3D-cr k2Di11i-ExlD-E*xO0LrnL定时分析:QDelay MatrixDez?hdtnnkOk1x4k5ifih7p16.0 mSCns6 Ore?6.0H5：6 Ohv6.0 nsGiOhtEOqP2S-Ors6.0ns6.0nsG.OrwE.Oh&R叶P3沁6,9m：EjOm$.Q世沁结论:经过设计编辑与波形仿真，可以知道所设计的38译码器符合设计要求，能实现所要求的结果，3 8译码器设计成功。三、思考与分析逻辑门电路的延时将对输出结果产生出一定影响。但是，实际应用中所有逻辑门电路 都将有延时产生。因此，仿真设计时，合理地设计延时效果是有必要的；在资

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论