ARM硬件调试方法PPT教学课件

1、1嵌入式系统的软硬件框架嵌入式系统体系结构设计嵌入式微处理器SDRAMSDRAMROMROMI/OI/OA/DA/DD/AD/A人机交互接口通用接口实时操作系统( (RTOS)RTOS)图形用户接口BSP/HAL BSP/HAL 板极支持包/ /硬件抽象层文件系统应用程序嵌入式系统硬件层OSOS层驱动层应用层软件硬件串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘等Linux、uCLinux、uC/OS-II等第1页/共69页2嵌入式系统的开发步骤嵌入式系统体系结构设计体系结构设计系统需求分析:规格说明书机械/结构设计硬件设计软件设计系统集成系统测试产品第2页/共69页3嵌入式系

2、统的开发步骤q系统需求分析：确定设计任务和目标，并提炼出设系统需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导和验收的标准。系统计规格说明书，作为正式设计指导和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能的需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重等；非功能需求包括系统性能、成本、功耗、体积、重量等因素。量等因素。嵌入式系统体系结构设计q体系结构设计：描述系统如何实现所述的功能和非体系结构设计：描述系统如何

3、实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计及系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。成功与否的关键。第3页/共69页4嵌入式系统的开发步骤嵌入式系统体系结构设计q硬件硬件/ /软件协同设计：基于体系结构，对系统的软件、软件协同设计：基于体系结构，对系统的软件、硬件进行详细设计。为了缩短产品开发周期，设计往往硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。是并行的。q系统集成：把系统的软件、硬件和执行装置集成在系统集成：把系统的软件、硬件和执行装

4、置集成在一起，进行调试，发现并改进单元设计过程中的错误。一起，进行调试，发现并改进单元设计过程中的错误。q系统测试：对设计好的系统进行测试，看其是否满系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。足规格说明书中给定的功能要求。第4页/共69页5JX44B0JX44B0系列教学系统的硬件组成嵌入式系统体系结构设计q本章将以武汉创维特公司生产的本章将以武汉创维特公司生产的JX44B0JX44B0教学系统为教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。试技巧等。S3C44B0XS3C44B0X4 4MB

5、MBFlash(BIOS)Flash(BIOS)USBUSB 接口接口RSRS- -232232接口接口JTAGJTAG 调试端口调试端口LCDLCD显示显示及触摸屏及触摸屏键盘接口键盘接口以太网接口以太网接口音频接口音频接口基于基于ARM7TDMIARM7TDMI的的32位微处理32位微处理器器SamsungSamsungS3C44B0XS3C44B0X4 4MBMBFlash(BIOS)Flash(BIOS)USBUSB 接口接口RSRS- -232232接口接口JTAGJTAG 调试端口调试端口LCDLCD显示显示及触摸屏及触摸屏以太网接口以太网接口音频接口音频接口8MB SDRAM8M

6、B SDRAM系统内存系统内存第5页/共69页6S3C44B0XS3C44B0X内部结构图S3C44B0X概述第6页/共69页7S3C44B0XS3C44B0X片上资源S3C44B0X概述qARM7TDMIARM7TDMI核、工作频率核、工作频率66MHz66MHz；q8KB Cache8KB Cache，外部存储器控制器；，外部存储器控制器；qLCDLCD控制器；控制器；q4 4个个DMADMA通道；通道；q2 2通道通道UARTUART、1 1个多主个多主I2CI2C总线控制器、总线控制器、1 1个个IISIIS总线控制器；总线控制器；q5 5通道通道PWMPWM定时器及一个内部定时器；定

7、时器及一个内部定时器；q7171个通用个通用I/OI/O口；口；q8 8个外部中断源；个外部中断源；q8 8通道通道1010位位ADCADC；q实时时钟等。实时时钟等。第7页/共69页8S3C44B0XS3C44B0X特性S3C44B0X概述q内核内核:2.5V I/O : 3.0 V :2.5V I/O : 3.0 V 到到 3.6 V3.6 Vq最高为最高为66MHz66MHzq160 LQFP / 160 FBGA160 LQFP / 160 FBGA第8页/共69页9S3C44B0XS3C44B0X的引脚分布图S3C44B0X概述第9页/共69页10S3C44B0XS3C44B0X的引

8、脚信号描述 总线控制信号S3C44B0X概述第10页/共69页11S3C44B0XS3C44B0X的引脚信号描述 DRAM/SDRAM/SRAMDRAM/SDRAM/SRAMS3C44B0X概述输入第11页/共69页12S3C44B0XS3C44B0X的引脚信号描述 LCDLCD控制信号S3C44B0X概述第12页/共69页13S3C44B0XS3C44B0X的引脚信号描述 TIMER/PWMTIMER/PWM控制信号S3C44B0X概述第13页/共69页14S3C44B0XS3C44B0X的引脚信号描述 中断控制信号S3C44B0X概述第14页/共69页15S3C44B0XS3C44B0X的

9、引脚信号描述 DMADMA控制信号S3C44B0X概述第15页/共69页16S3C44B0XS3C44B0X的引脚信号描述 UARTUART控制信号S3C44B0X概述第16页/共69页17S3C44B0XS3C44B0X的引脚信号描述 IIC-BUSIIC-BUS控制信号S3C44B0X概述第17页/共69页18S3C44B0XS3C44B0X的引脚信号描述 IIS-BUSIIS-BUS控制信号S3C44B0X概述第18页/共69页19S3C44B0XS3C44B0X的引脚信号描述 SIOSIO控制信号S3C44B0X概述第19页/共69页20S3C44B0XS3C44B0X的引脚信号描述

10、ADCADCS3C44B0X概述第20页/共69页21S3C44B0XS3C44B0X的引脚信号描述 GPIOGPIOS3C44B0X概述第21页/共69页22S3C44B0XS3C44B0X的引脚信号描述 复位和时钟信号S3C44B0X概述第22页/共69页23S3C44B0XS3C44B0X的引脚信号描述 JTAGJTAG测试逻辑S3C44B0X概述第23页/共69页24S3C44B0XS3C44B0X的引脚信号描述 电源S3C44B0X概述第24页/共69页25S3C44B0XS3C44B0X的存储器映射S3C44B0X概述SROM为ROM或SRAM特殊功能寄存器第25页/共69页26S

11、3C44B0XS3C44B0X芯片及引脚分析系统的硬件选型及电路设计qS3C44B0XS3C44B0X共有共有160160只引脚，采用只引脚，采用QFPQFP封装封装q具有大量的电源和接地引脚，以及地址总线、数据总线具有大量的电源和接地引脚，以及地址总线、数据总线和通用和通用I/OI/O口，以及其他的专用模块如口，以及其他的专用模块如UARTUART、IICIIC等接口等接口q在硬件系统的设计中，应当注意芯片引脚的类型，在硬件系统的设计中，应当注意芯片引脚的类型， S3C44B0XS3C44B0X的引脚主要分为三类，即：输入（的引脚主要分为三类，即：输入（I I）、输出（）、输出（O O）、）

12、、输入输入/ /输出（输出（I/OI/O）q输出类型的引脚主要用于输出类型的引脚主要用于S3C44B0XS3C44B0X对外设的控制或通信，对外设的控制或通信，由由S3C44B0XS3C44B0X主动发出，这些引脚的连接不会对主动发出，这些引脚的连接不会对S3C44B0XS3C44B0X自身自身的运行有太大的影响的运行有太大的影响q输入输入/ /输出类型的引脚主要是输出类型的引脚主要是S3C44B0XS3C44B0X与外设的双向数据与外设的双向数据传输通道传输通道第26页/共69页27S3C2410XS3C2410X内部结构图S3C2410X概述第27页/共69页28S3C2410XS3C24

13、10X片上资源S3C2410X概述q5555个中断源，个中断源，2424个外部中断口；个外部中断口；q16KB 16KB 指令指令CacheCache，16KB16KB数据数据CacheCache；q4 4通道通道16bit16bit带带PWMPWM的定时器及的定时器及1 1通道通道16bit16bit内部定时器；内部定时器；q3 3通道通道UARTUART、1 1个多主个多主I2CI2C总线控制器、总线控制器、1 1个个IISIIS总线控制器，一总线控制器，一 个个SPISPI接口；接口；q4 4个个DMADMA控制器，控制器， 8 8通道通道1010位位ADCADC；q实时时钟等。实时时钟

14、等。q存储器控制器，支持存储器控制器，支持NAND FLASHNAND FLASH启动，启动，4BK4BK用于启动的内部缓用于启动的内部缓 存区；存区；q两个两个USBUSB主、一个主、一个USBUSB从；从；q支持支持SDSD卡卡/MMC/MMC卡；卡；qLCDLCD控制器，支持黑白、控制器，支持黑白、STNSTN、TFTTFT显示器；触摸屏接口支持；显示器；触摸屏接口支持；第28页/共69页29S3C2410XS3C2410X特性S3C2410X概述q最高为最高为203MHz203MHzq272272脚的脚的FBGAFBGA封装封装q内核内核:1.8V I/O : 3.3 V:1.8V I

15、/O : 3.3 V第29页/共69页30S3C2410XS3C2410X的引脚分布图S3C2410X概述第30页/共69页31电源电路设计DC-DCDC-DC转换芯片系统的硬件选型及电路设计q有很多有很多DC-DCDC-DC转换器可完成到转换器可完成到3.3V3.3V的转换，如的转换，如Linear Linear TechnologyTechnology的的LT108XLT108X系列。常见的型号和对应的电流输出如下：系列。常见的型号和对应的电流输出如下：LT1083 LT1083 7.5A7.5ALT1084 LT1084 5A5ALT1085 LT1085 3A3ALT1086 LT10

16、86 1.5A1.5Aq有很多有很多DC-DCDC-DC转换器可完成到转换器可完成到2.5V2.5V的转换，常用的如的转换，常用的如Linear Linear TechnologyTechnology的的LT1761LT1761。第31页/共69页32电源电路设计3.3V3.3V系统的硬件选型及电路设计q需要使用需要使用3.3V3.3V的直流稳压电源，系统电源电路如下图所示：的直流稳压电源，系统电源电路如下图所示：DC 7.5V 2A直流电源整流、定向拨动开关DC-DC转换芯片LT1086滤波电路第32页/共69页33电源电路设计2.5V2.5V系统的硬件选型及电路设计q需要使用需要使用2.5

17、V2.5V的直流稳压电源，系统电源电路如下图所示：的直流稳压电源，系统电源电路如下图所示：滤波电路DC3.3V第33页/共69页34晶振电路设计系统的硬件选型及电路设计q晶振电路用于向晶振电路用于向CPUCPU及其他电路提供工作时钟。在该系统中，及其他电路提供工作时钟。在该系统中，S3C44B0XS3C44B0X使用无源晶振，晶振的接法如下图所示：使用无源晶振，晶振的接法如下图所示：系统时钟PLL的滤波电容(700pF左右)系统时钟晶体电路的输入信号系统时钟晶体电路的输出信号第34页/共69页35晶振电路设计系统的硬件选型及电路设计q根据根据S3C44B0XS3C44B0X的最高工作频率以及的

18、最高工作频率以及PLLPLL电路的工作方式，选电路的工作方式，选择择10MHz10MHz的无源晶振，的无源晶振，10MHz10MHz的晶振频率经过的晶振频率经过S3C44B0XS3C44B0X片内的片内的PLLPLL电路倍频后，最高可以达到电路倍频后，最高可以达到66MHz66MHz。q片内的片内的PLLPLL电路兼有倍频和信号提纯的功能，因此，系统可电路兼有倍频和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。开关时钟所造成的高频噪声。第35页/共69页36复位电路设计系统的硬件

19、选型及电路设计q采用采用IMP706IMP706看门狗芯片看门狗芯片低电平复位JP2短接后，必须定时（1.6S）喂狗，否则将引起系统复位在规定时间内没有喂狗，将输出低电平复位及看门狗功能是否有效，如果短接则有效复位按键，JP2短接时才有效第36页/共69页37JTAGJTAG接口电路设计接口简介系统的硬件选型及电路设计qJTAG(Joint Test Action GroupJTAG(Joint Test Action Group，联合测试行动小组，联合测试行动小组) )是一种国际标准测试协是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。议，主要用于芯片内部测试及对系统进行

20、仿真、调试。qJTAGJTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAPTAP（Test Access PortTest Access Port，测试访问口），通过专用的，测试访问口），通过专用的JTAGJTAG测试工具对内部节点进行测测试工具对内部节点进行测试。试。q目前大多数比较复杂的器件都支持目前大多数比较复杂的器件都支持JTAGJTAG协议，如协议，如ARMARM、DSPDSP、FPGAFPGA器件等。器件等。q标准的标准的JTAGJTAG接口是接口是4 4线：线：TMSTMS、TCKTCK、TDITDI、

21、TDOTDO，分别为测试模式选择、测试时，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。钟、测试数据输入和测试数据输出。qJTAGJTAG测试允许多个器件通过测试允许多个器件通过JTAGJTAG接口串联在一起，形成一个接口串联在一起，形成一个JTAGJTAG链，能实现对链，能实现对各个器件分别测试。各个器件分别测试。JTAGJTAG接口还常用于实现接口还常用于实现ISPISP（In-System ProgrammableIn-System Programmable在系统编在系统编程）功能，如对程）功能，如对FLASHFLASH器件进行编程等。器件进行编程等。q通过通过JTAGJTA

22、G接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前统的一种简洁高效的手段。目前JTAGJTAG接口的连接有两种标准，即接口的连接有两种标准，即1414针接口和针接口和2020针接针接口。口。第37页/共69页38JTAGJTAG接口电路设计1414针接口及定义系统的硬件选型及电路设计第38页/共69页39JTAGJTAG接口电路设计2020针接口及定义系统的硬件选型及电路设计第39页/共69页40JTAGJTAG接口电路设计接口电路系统的硬件选型及电路设计必须接上拉14针接口第40页/共69页4

23、1S3C44B0XS3C44B0X最小系统系统的硬件选型及电路设计qS3C44B0X + S3C44B0X + 电源电路电源电路 + + 晶振电路晶振电路 + + 复位电路复位电路 + JTAG+ JTAG接接口口电路可构成真正意义上的最小系统电路可构成真正意义上的最小系统q程序可运行于程序可运行于S3C44B0XS3C44B0X内部的内部的8KB RAM8KB RAM中中q程序大小有限，掉电后无法保存，只能通过程序大小有限，掉电后无法保存，只能通过JTAGJTAG接口调试接口调试程序程序第41页/共69页42SDRAMSDRAM接口电路设计SDRAMSDRAM简介系统的硬件选型及电路设计q与

24、与FlashFlash存储器相比较，存储器相比较，SDRAMSDRAM不具有掉电保持数据的特性，不具有掉电保持数据的特性，但其存取速度大大高于但其存取速度大大高于FlashFlash存储器，且具有读存储器，且具有读/ /写的属性，因写的属性，因此，此，SDRAMSDRAM在系统中主要用作程序的运行空间，数据及堆栈区。在系统中主要用作程序的运行空间，数据及堆栈区。q当系统启动时，当系统启动时，CPUCPU首先从复位地址首先从复位地址0 x00 x0处读取启动代码，处读取启动代码，在完成系统的初始化后，程序代码一般应调入在完成系统的初始化后，程序代码一般应调入SDRAMSDRAM中运行，以中运行，

25、以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在放在SDRAMSDRAM中。中。qSDRAMSDRAM具有单位空间存储容量大和价格便宜的优点，已广泛具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中。应用在各种嵌入式系统中。SDRAMSDRAM的存储单元可以理解为一个电的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，要在系统中使用电）。因此，要在系统中使用SDRAMSDRAM，就要求微处理器具有刷新，就要求微处理器具有

26、刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。控制逻辑，或在系统中另外加入刷新控制逻辑电路。S3C44B0XS3C44B0X在片内具有独立的在片内具有独立的SDRAMSDRAM刷新控制逻辑，可方便地与刷新控制逻辑，可方便地与SDRAMSDRAM接口。接口。第42页/共69页43SDRAMSDRAM接口电路设计SDRAMSDRAM选型系统的硬件选型及电路设计q目前常用的目前常用的SDRAMSDRAM为为8 8位位/16/16位的数据宽度，工作电压一般为位的数据宽度，工作电压一般为3.3V3.3V。主要的生产厂商为。主要的生产厂商为HYUNDAIHYUNDAI、WinbondWinbond等。

27、他们生产的同等。他们生产的同型器件一般具有相同的电气特性和封装形式，可通用。型器件一般具有相同的电气特性和封装形式，可通用。q本系统中使用本系统中使用WinbondWinbond的的W986416DHW986416DH。qW986416DHW986416DH存储容量为存储容量为4 4组组16M16M位（位（8M8M字节），工作电压为字节），工作电压为3.3V3.3V，常见封装为，常见封装为5454脚脚TSOPTSOP，兼容，兼容LVTTLLVTTL接口，支持自动刷新接口，支持自动刷新（Auto-RefreshAuto-Refresh）和自刷新（）和自刷新（Self-RefreshSelf-Re

28、fresh），），1616位数据宽度。位数据宽度。第43页/共69页44SDRAMSDRAM接口电路设计W986416DHW986416DH引脚分布系统的硬件选型及电路设计第44页/共69页45SDRAMSDRAM接口电路设计W986416DHW986416DH引脚信号描述系统的硬件选型及电路设计第45页/共69页46SDRAMSDRAM接口电路设计SDRAMSDRAM接口电路系统的硬件选型及电路设计第46页/共69页47SDRAMSDRAM接口电路设计电路说明系统的硬件选型及电路设计q一片一片W986416DHW986416DH构建构建1616位的位的SDRAMSDRAM存储器系统存储器系统

29、, ,将其配置到将其配置到Bank6Bank6，即将，即将S3C44B0XS3C44B0X的的nGCS6nGCS6接至两片接至两片W986416DHW986416DH的的/CS/CS端。此端。此时时SDRAMSDRAM地址为地址为0 x0c000000-0 x0c7fffff0 x0c000000-0 x0c7fffff。qW986416DHW986416DH的的CLKCLK端接端接S3C44B0XS3C44B0X的的SCLKSCLK端；端；qW986416DHW986416DH的的CKECKE端接端接S3C44B0XS3C44B0X的的SCKESCKE端；端；qW986416DHW98641

30、6DH的的/RAS/RAS、/CAS/CAS、/WE/WE端分别接端分别接S3C44B0XS3C44B0X的的nSDRASnSDRAS端、端、nSDCASnSDCAS端、端、nSDWEnSDWE端；端；qW986416DHW986416DH的的A12A12A0A0接接S3C44B0XS3C44B0X的地址总线的地址总线ADDRADDRADDRADDR；qW986416DHW986416DH的的BA1BA1、BA0BA0接接S3C44B0XS3C44B0X的地址总线的地址总线ADDRADDR、ADDRADDR；qW986416DHW986416DH的数据总线接的数据总线接S3C44B0XS3C4

31、4B0X的数据总线的低的数据总线的低1616位位XDATAXDATAXDATAXDATA；第47页/共69页48FLASHFLASH接口电路设计FLASHFLASH简介系统的硬件选型及电路设计qFlashFlash存储器是一种可在系统（存储器是一种可在系统（In-SystemIn-System）进行电擦写，）进行电擦写，掉电后信息不丢失的存储器。掉电后信息不丢失的存储器。q它具有低功耗、大容量、擦写速度快、可整片或分扇区在它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完系统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，

32、因而在各种嵌入式系统中得到了广泛的应用。成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。q作为一种非易失性存储器，作为一种非易失性存储器，FlashFlash在系统中通常用于存放程在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。序代码、常量表以及一些在系统掉电后需要保存的用户数据等。第48页/共69页49FLASHFLASH接口电路设计FLASHFLASH选型系统的硬件选型及电路设计q常用的常用的FlashFlash为为8 8位或位或1616位的数据宽度，编程电压为单位的数据宽度，编程电压为单3.3V3.3V。主要的生产厂商为主要的生产厂商为INTELIN

33、TEL、ATMELATMEL、AMDAMD、HYUNDAIHYUNDAI等。等。q本系统中使用本系统中使用INTELINTEL的的TE28F320BTE28F320B。qTE28F320BTE28F320B存储容量为存储容量为32M32M位（位（4M4M字节），工作电压为字节），工作电压为2.7V2.7V3.6V3.6V，采用，采用4848脚脚TSOPTSOP封装或封装或4848脚脚FBGAFBGA封装，封装，1616位数据宽位数据宽度。度。qTE28F320BTE28F320B仅需单仅需单3V3V电压即可完成在系统的编程与擦除操作，电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器

34、写入标准的命令序列，可对通过对其内部的命令寄存器写入标准的命令序列，可对FlashFlash进进行编程（烧写）、整片擦除、按扇区擦除以及其他操作。行编程（烧写）、整片擦除、按扇区擦除以及其他操作。第49页/共69页50FLASHFLASH接口电路设计TE28F320BTE28F320B引脚分布系统的硬件选型及电路设计第50页/共69页51FLASHFLASH接口电路设计 TE28F320BTE28F320B引脚信号描述系统的硬件选型及电路设计第51页/共69页52FLASHFLASH接口电路设计FLASHFLASH接口电路系统的硬件选型及电路设计第52页/共69页53FLASHFLASH接口电

35、路设计电路说明系统的硬件选型及电路设计q地址总线地址总线A20A20A0A0与与S3C44B0S3C44B0的地址总线的地址总线ADDR20ADDR20ADDR0ADDR0相连；相连；q1616位数据总线位数据总线DQ15DQ0DQ15DQ0与与S3C44B0S3C44B0的低的低1616位数据总线位数据总线XDATA15XDATA0XDATA15XDATA0相连。相连。q注意此时应将注意此时应将S3C44B0XS3C44B0X的的OM1:0OM1:0置为置为0101，选择，选择Bank0Bank0为为1616位工作方式。位工作方式。q一片一片TE28F320BTE28F320B构建构建161

36、6位的位的FLASHFLASH存储器系统，将其配置到存储器系统，将其配置到Bank0Bank0，即将，即将S3C44B0XS3C44B0X的的nGCS0nGCS0接至两片接至两片TE28F320BTE28F320B的的CECE端。此时端。此时FLASHFLASH地址为地址为0 x00000000-0 x004fffff0 x00000000-0 x004fffff。第53页/共69页54S3C44B0XS3C44B0X扩展系统系统的硬件选型及电路设计qS3C44B0XS3C44B0X最小系统最小系统 + SDRAM + FLASH+ SDRAM + FLASH电路可构成一个完全电路可构成一个完

37、全的嵌入式系统的嵌入式系统q可运行于可运行于SDRAMSDRAM中的程序，也可以运行中的程序，也可以运行FLASHFLASH中的程序中的程序q程序大小可以很大，如果将程序保存到程序大小可以很大，如果将程序保存到FLASHFLASH中，掉电后不中，掉电后不会丢失，因此，既可以通过会丢失，因此，既可以通过JTAGJTAG接口调试程序，也可以将程序接口调试程序，也可以将程序烧写到烧写到FLASHFLASH，然后运行，然后运行FLASHFLASH中的程序中的程序q在此基础上加入必要的接口及其他电路，就构成了具体的在此基础上加入必要的接口及其他电路，就构成了具体的S3C44B0XS3C44B0X应用系统

38、应用系统第54页/共69页55串口接口电路设计串口简介系统的硬件选型及电路设计q几乎所有的微控制器、几乎所有的微控制器、PCPC都提供串行接口，使用电子工业都提供串行接口，使用电子工业协会（协会（EIAEIA）推荐的）推荐的RS-232-CRS-232-C标准，这是一种很常用的串行数据标准，这是一种很常用的串行数据传输总线标准。传输总线标准。q早期它被应用于计算机和终端通过电话线和早期它被应用于计算机和终端通过电话线和MODEMMODEM进行远距进行远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离，近距离也采用该通信方式。在近距

39、离通信系统中，不再使离，近距离也采用该通信方式。在近距离通信系统中，不再使用电话线和用电话线和MODEMMODEM，而直接进行端到端的连接。，而直接进行端到端的连接。qRS-232-CRS-232-C标准采用的接口是标准采用的接口是9 9芯或芯或2525芯的芯的D D型插头，以常用型插头，以常用的的9 9芯芯D D型插头为例，各引脚定义如下所示：型插头为例，各引脚定义如下所示：第55页/共69页56串口接口电路设计串口芯片选型系统的硬件选型及电路设计q要完成最基本的串行通信功能，实际上只需要要完成最基本的串行通信功能，实际上只需要RXDRXD、TXDTXD和和GNDGND即可，但由于即可，但由

40、于RS-232-CRS-232-C标准所定义的高、低电平信号与标准所定义的高、低电平信号与S3C44B0XS3C44B0X系统的系统的TTLTTL电路所定义的高、低电平信号完全不同。电路所定义的高、低电平信号完全不同。qTTLTTL的标准逻辑的标准逻辑“1 1”对应对应2V2V3.3V3.3V电平，标准逻辑电平，标准逻辑“0 0”对应对应0V0V0.4V0.4V电平，而电平，而RS-232-CRS-232-C标准采用负逻辑方式，标准逻辑标准采用负逻辑方式，标准逻辑“1 1”对应对应-5V-5V-15V-15V电平，标准逻辑电平，标准逻辑“0 0”对应对应+5V+5V+15V+15V电平，显然，

41、电平，显然，两者间要进行通信必须经过信号电平的转换。两者间要进行通信必须经过信号电平的转换。q目前常使用的电平转换电路为目前常使用的电平转换电路为SipexSipex公司的公司的SP3232ESP3232E。第56页/共69页57串口接口电路设计SP3232ESP3232E引脚分布系统的硬件选型及电路设计第57页/共69页58串口接口电路设计串口接口电路系统的硬件选型及电路设计RS232电平TTL电平第58页/共69页59IICIIC接口电路设计IICIIC简介系统的硬件选型及电路设计qIICIIC总线是一种用于总线是一种用于ICIC器件之间连接的二线制总线。它通过器件之间连接的二线制总线。它

42、通过SDASDA（串行数据线）（串行数据线）及及SCLSCL（串行时钟线）两线在连接到总线上的器件之间传送信息，并根据地址识别每（串行时钟线）两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件：不管是微控制器、存储器、个器件：不管是微控制器、存储器、LCDLCD驱动器还是键盘接口。驱动器还是键盘接口。q带有带有IICIIC总线接口的器件可十分方便地用来将一个或多个微控制器及外围器件总线接口的器件可十分方便地用来将一个或多个微控制器及外围器件构成系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由于连接线和连构成系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由于连接线和连接

43、引脚少，因此其构成的系统价格低，器件间总线简单，结构紧凑，而且在总线上接引脚少，因此其构成的系统价格低，器件间总线简单，结构紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有不同时钟速度的增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上，也能很方便地确定总线的时钟，因此在嵌入式系统中得到了广器件连接到总线上，也能很方便地确定总线的时钟，因此在嵌入式系统中得到了广泛的应用。泛的应用。qS3C44B0XS3C44B0X内含一个内含一个IICIIC总线主控器，可方便地与各种带有总线主控器，可方便地与各种带有IICIIC接口的器件相连。

44、接口的器件相连。q在本实验系统中，外扩一片在本实验系统中，外扩一片KS24C08KS24C08作为作为IICIIC存储器。存储器。KS24C08KS24C08提供提供1K1K字节的字节的EEPROMEEPROM存储空间，可用于存放少量在系统掉电时需要保存的数据。存储空间，可用于存放少量在系统掉电时需要保存的数据。第59页/共69页60IICIIC接口电路设计IICIIC接口电路系统的硬件选型及电路设计第60页/共69页61印刷电路板设计注意事项第61页/共69页62电源质量与分配印刷电路板的设计q电源滤波电源滤波为提高系统的电源质量，消除低频噪声对系统的影响，为提高系统的电源质量，消除低频噪声

45、对系统的影响，一般应在电源进入印刷电路板的位置和靠近各器件的电一般应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上滤波器，以消除电源的噪声，常用的方法源引脚处加上滤波器，以消除电源的噪声，常用的方法是在这些位置加上几十到几百微法的电容。是在这些位置加上几十到几百微法的电容。同时，在系统中除了要注意低频噪声的影响，还要注同时，在系统中除了要注意低频噪声的影响，还要注意元器件工作时产生的高频噪声，一般的方法是在器件意元器件工作时产生的高频噪声，一般的方法是在器件的电源和地之间加上的电源和地之间加上0.1uF0.1uF左右地电容，可以很好地滤左右地电容，可以很好地滤除高频噪声的影响。除高频噪

46、声的影响。第62页/共69页63电源质量与分配印刷电路板的设计q电源分配电源分配实际的工程应用和理论都证实，电源的分配对系统的稳定性有很大的影实际的工程应用和理论都证实，电源的分配对系统的稳定性有很大的影响，因此，在设计印刷电路板时，要注意电源的分配问题。响，因此，在设计印刷电路板时，要注意电源的分配问题。在印刷电路板上，电源的供给一般采用电源总线（双面板）或电源层在印刷电路板上，电源的供给一般采用电源总线（双面板）或电源层（多层板）的方式。电源总线由两条或多条较宽的线组成，由于受到电路（多层板）的方式。电源总线由两条或多条较宽的线组成，由于受到电路板面积的限制，一般不可能布得过宽，因此存在较大的直流电阻，但在双板面积的限制，一般不可能布得过宽，因此存在较大的直流电阻，但在双面板的设计中也只好采用这种方式了，只是在布线的过程中，应尽量注意面板的设计中也只好采用这种方式了，只是在布线的过