8位数码扫描显示电路设计

1、 eda与vhdl语言课程实验报告实验名称： 8位数码扫描显示电路设计 班级： 学号： 姓名： 实验日期： 2012.10.27 实验五 8位数码扫描显示电路设计一、实验目的：学习硬件扫描显示电路的设计。二、实验原理：图 1 所示是8位数码扫描显示电路。图1中ga为数码管段信号输入端，每个数码管的七个段（g、f、e、d、c、b、a）都分别连在一起；k1k8为数码管的位选信号输入端。8 个数码管分别由 8 个位选信号 k1、k2、k8 来选通，被选通的数码管才显示数据，未选通的数码管关闭。 如在某一时刻，k3 为高电平，其余选通信号均为低电平，这时仅 k3 对应的数码管显示来自段信号端的数据，而

2、其它 7 个 数码管呈现关闭状态。因此，如果希望在 8 个数码管上显示希望的数据，就必须使得 8 个选通信号 k1、k2、k8 分别被单独选通，同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。图 1 8 位数码扫描显示电路三、实验内容1：用vhdl语言设计8位数码扫描显示电路，显示输出数据直接在程序中给出。1、程序设计library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all; entity scanplay isport( clk:in std_log

3、ic; si:out std_logic_vector(7 downto 0); bi:out std_logic_vector(6 downto 0) );end ;architecture bhv of scanplay issignal s: std_logic_vector(3 downto 0);signal b: std_logic_vector(3 downto 0); begin process(clk) -产生动态扫描显示的控制信号variable sio: std_logic_vector(3 downto 0);variable bio: std_logic_vector

4、(3 downto 0); begin if clkevent and clk=1 then if bio 0); end if; if sio 0); end if; end if; s=sio; b si si si si si si si si si bi bi bi bi bi bi bi bi bi bi bi bi bi bi bi bi=1110001; end case; end process;end bhv; 注意：编程下载之前，将扬声器下方的jdsp跳线开关跳至“close”，任意电路模式皆可。引脚锁定参考附图12所示8个数码管i/o连接图（图中pa为数码管段信号，每个数码管的八个段都分别连在一起；s1s8为数码管的位选信号）。2、仿真波形3、引脚锁定以及硬件下载选择目标器件ep1c3，选实验电路模式5。clk接clock0(引脚号为93)；输出bi接数码管（pio49-poi43）显示译码输出,输出si接数码管位选信号（pio41-pio34），通过短路帽选择clock0接65535hz信号。4、实验结果编程下载之前，将扬声器下方的jdsp跳线