实验三组合逻辑电路的应用

1、实验三实验三 组合逻辑电路的应用组合逻辑电路的应用 编码器、译码器和数码显示器编码器、译码器和数码显示器 渭南师范学院物理与电子工程系渭南师范学院物理与电子工程系一、实验目的：一、实验目的：1 1学会正确使用中规模组合逻辑电路。学会正确使用中规模组合逻辑电路。2 2掌握编码器、译码器、掌握编码器、译码器、bcdbcd七段译码器、数码显示器的工作原理和七段译码器、数码显示器的工作原理和使用方法。使用方法。二、实验原理：二、实验原理：1.1.编码器编码器 编码：编码：用一定位数的二进制数来表示十进制数码、字符、符号等用一定位数的二进制数来表示十进制数码、字符、符号等信息的过程。信息的过程。 编码器

2、：编码器：实现编码功能的电路。实现编码功能的电路。 编码器的功能：编码器的功能：从从m m个输入中选中一个，编成一组个输入中选中一个，编成一组n n位二进代码并位二进代码并输出。输出。 编码器的特点：编码器的特点： 多输入、多输出的组合逻辑电路。多输入、多输出的组合逻辑电路。 在任意时刻在任意时刻m m个输入中只有一个输入端有效（高电平或低电个输入中只有一个输入端有效（高电平或低电 平），对应有一组二进制代码输出。平），对应有一组二进制代码输出。图图3-1 74ls148引脚排列图引脚排列图 编码器的分类：二进制、二编码器的分类：二进制、二十进制、优先编码器。十进制、优先编码器。 8 8线线3

3、 3线优先编码器线优先编码器74ls14874ls148inin0 0inin7 7：编码输入端编码输入端y y0 0y y2 2：编码输出端编码输出端e ei i：使能输入端使能输入端e eo o：使能输出端使能输出端cscs：优先编码端优先编码端表表3-1 74ls148逻辑功能真值表逻辑功能真值表2.2.译码器译码器 译码：译码：编码的反过程，将给定的二进制代码翻译成编码时赋予的编码的反过程，将给定的二进制代码翻译成编码时赋予的原义。原义。 译码器：译码器：实现译码功能的电路。实现译码功能的电路。 译码器的特点：译码器的特点： 多输入、多输出的组合逻辑电路。多输入、多输出的组合逻辑电路。

4、 输入以输入以n n位二进制代码形式出现，输出与之对应的电位信号。位二进制代码形式出现，输出与之对应的电位信号。 译码器的分类：译码器的分类： 通用译码器：二进制、二十进制译码器。通用译码器：二进制、二十进制译码器。 显示译码器：显示译码器：bcdbcd七段显示译码器。七段显示译码器。a a、b b、c c：二进制代码输入端二进制代码输入端y y0 0y y7 7：译码输出端译码输出端g g1 1、g ga a、g gb b：使能输入端使能输入端（只有当（只有当g g1 1=1=1且且g ga a=g=gb b=0=0时该时该集成电路才能工作）集成电路才能工作）图图3-2 74ls138引脚排

5、列图引脚排列图 3 3线线8 8线译码器线译码器74ls13874ls138表表3-2 74ls138逻辑功能真值表逻辑功能真值表 bcd bcd七段译码兼驱动器七段译码兼驱动器74ls4874ls48a a3 3a a0 0：译码输入端译码输入端a ag g：段输出端段输出端l lt t：灯测试端灯测试端rbirbi：脉冲消隐输入端脉冲消隐输入端bi/ibobi/ibo：灭零输入灭零输入/ /脉冲消隐脉冲消隐输出输出图图3-3 74ls48引脚排列图引脚排列图3 3显示器显示器图图3-4 led数码管引脚排列图数码管引脚排列图图图3-5 编码、译码、显示电路原理图编码、译码、显示电路原理图4

6、 4编码、译码、显示电路编码、译码、显示电路三、实验仪器三、实验仪器 仪器：仪器：xsx-2bxsx-2b数字电路实验箱数字电路实验箱 芯片：芯片：74ls148 174ls148 1块块 74ls48 174ls48 1块块 74ls138 174ls138 1块块 74ls20 174ls20 1块块 74ls04 174ls04 1块块 共阴数码管（共阴数码管（1 1个）个）四、实验内容四、实验内容1 1测试集成编码器测试集成编码器74ls14874ls148的逻辑功能，并将测试结果填入表中。的逻辑功能，并将测试结果填入表中。表表3-3 74ls148逻辑功能真值表逻辑功能真值表2 2用

7、用8 8线线3 3线优先编码器和七段译码器及线优先编码器和七段译码器及ledled数码管组成一个数码显数码管组成一个数码显示电路。示电路。表表3-4 编码、译码、显示电路功能测试编码、译码、显示电路功能测试3 3测试测试3 3线线8 8线译码器线译码器74ls13874ls138的逻辑功能并填入表中，并判断其工的逻辑功能并填入表中，并判断其工作是否正常。作是否正常。表表3-5 74ls138逻辑功能真值表逻辑功能真值表4用用74ls138（3线线8线译码器）实现线译码器）实现1位二进制全加电路。位二进制全加电路。 输入、输出变量的确定输入、输出变量的确定 输入：输入：a a、b b两个二进制数，两个二进制数，c c低位向本位的进位，低位向本位的进位， 输出：输出：s s加数的本位，加数的本位，j j本位向高位的进位本位向高位的进位 列出真值表列出真值表表表3-6 全加器真值表全加器真值表 逻辑表达式逻辑表达式765376537653yyyymmmmmmmmabccabcbabcaj742174217421yyyymmmmmmmmabccbacbacbas 逻辑电路图逻辑电路图图图3-6 全加器逻辑