24位高精度数据采集课程设计

1、24位高精度数据采集课程设计指导老师:姓名： 班级：学号：日期:2011年1月5日24位高精度数据采集设计一、课程设计内容采用AD7710+MC U的方案设计出一个24位高精度数据采集系统并能 通过串口将数据传输给PC机。二、课程设计目的1、熟悉利用图书馆和网络资源查阅资料。2、学习24位高精度数据采集设计的方法。3、通过此课程设计进一步的了解、掌握、和熟悉单片机开发的使 用方法及汇编或者C语言的编程方法。4、会将设计代码下载到8051芯片内部，并通过使用硬件设备验证 设计的正确性。5、学会制作电路板。三、课程设计背景介绍随着计算机技术的快速发展和普及，数据采集系统也迅速得到应 用。在科学研究

2、中，应用数据采集系统可获得大量的动态信息，是研究 瞬间物理过程的有力工具，也是获取科学奥秘的重要手段之一。数据采 集技术是一项基本的实用性技术，它被广泛应用于图像处理、振动测 试、语音信号分析和瞬态信号分析等众多领域。目前不同性能指标的通 用或专用的数据采集系统，在各种领域中随处可见。数据采集系统从广义上讲是一个数据信号收集装置、能够将被收集 的信息（电信号）转换为一种统一标准格式的信号，然后进行存储、处 理、交换（甚至用于控制某个执行机构）。被收集的数据信号通常是电 学量，如电压、电流等，对其他物理量（如温度、压力等）的采集则是 通过一种叫传感器的装置进行交换，使之成为电学量。信号的类型可以

3、 是模拟量、频率量、脉冲量、开关量等。高精度数据釆集系统比一般数据采集系统要复杂得多，需要考虑的 因素比较多，不同技术指标之间往往湖湘影响、制约，是一个复杂的系 统工程，需要用系统的思想来综合考虑。综合起来，其基本要点一般有 以下几个大的方面：A、对应用环境的深入调研B、设计模拟通道C、AD转换器件和电压基准源的选择哪个D、系统控制及电路结构设计考虑E、数据存储于数据通信问题F、可靠性及低功耗问题的考虑四、AD7710简介4. 1、AD7710工祚原理AD7710以一定的速率对模拟输入信号连续采样，采样速率受系统 时钟的控制。采样信号经PGA放大，使其输岀电平满足电荷平衡ADC的 要求，然后转

4、换成数字脉冲序列。该序列经数字滤波器处理后，以内部 数字滤波器的一阶陷波频率确定的速率更新输出寄存器的数据。寄存器 中的数据可以从双向串口随机读出。4. 2、AD7710管脚图及管脚说明AD7710提供多种封装形式，其中24脚双排直插封装的引脚排列如F：SCLK 1MCLK IN 2MGLKCXJT TAO TSVRC 叵 mode rrrrAD7710TOP VlbW(Not to Scale)24 DGND « DVoo 互SCATA 可 SrUy 刮碗 詡TF5 词 agndAIN2(«>AiN2(-)VSSAV00IoUTREF OUT REF IN(-i-)

5、 R游IN卜)VBIAS图1 AD7710管脚图其中各个管脚功能描述如下表：SCLK：串口输人/输出时钟引脚。当MODE引脚接高电平时， SCLK输出串行时钟脉冲，器件工作在内部时钟模式；当MODE引脚接 低电平时，SCLK作为输入引脚使用，器件工作在外部时钟模式。MCLKIN. MCLKOUT：系统吋钟信号。引脚分别接晶振的两端即 可产生内部系统时钟。A0：地址输入。低电平时，可以对控制寄存器进行读写操作；高 电平时，可以对数据寄存器或校准寄存器进行读写操作。/SYNC：同步信号。用于多个AD7710时的内部数字滤波器的同 步。MODE：模式选择。高电平时，处于内部时钟模式；低电平时，处 于

6、外部时钟模式。AN1(+), ANl(-), AN2(+), AN2(-)：双通道差分输入引脚。Vss：模拟电压源负端。单电源工作时，与AGND引脚短接。AVdd：模拟电压源正端。Vbias：偽晝电压输入引脚。REFIN什)，REFIN()：参考电压的正负输入引脚。REF OUT：内部参考电压的输岀引脚。lout：补偿电流输岀引脚，可以通过控制寄存器关断或开启。AGND：模拟地。/TFS：发送帧同步信号，低电平有效。/RFS：接收帧同步信号，低电平有效。/DRDY：数据输出状态引脚。引脚输岀的信号由高变低时，表明数 据转换已经结束，等待输岀。SDATA：数据输入/输出引脚，引脚功能受TFS和D

7、Vdd：数字电压源正端，接+5V。DGND：数字地。4. 3、AD7710控制寄存器AD771芯片内部有三个24位的寄存器，它们是命令控制寄存器、数 据寄存器和校验寄存器。命令控制寄存器控制AD7710的滤波转折点、 输入增益、通道选择、信号极性、校验方式、电源方式等参数的设置。 校验奇存器得到AD7710的自校验结果。读写AD7710芯片寄存器由引脚 A0的输入电平决定，当A0输人为低电平时，读写命令控制寄存器，否 则读取数据寄存器和校验寄存器的结果。AD7710的命令控制寄存器控 制字如下表：MD2MD1MDOG2G1GOCHPDWLIOBOB/UFS11FS10FS9FS8FS7FS6F

8、S5FS4FS3FS2FS1FSO其中MD2, MD1, MDO为操作方式控制位，其含义如下表所示:操作模式操作模式说明MD2MD1MDO000标准模式。这是芯片运行的标准模式，将A0置1, 对数字寄存器进行读操作。内部电源复位后寄存器 几位将进入这一默认状态。001激活自校准模式。这种自校准模式由CH控制。这; 步校准，当校准完成后，将回到标准模式。自校准 后（非DRDY）将输岀确认信号。在这种模式下， 程校准可通过内部输入零电平信号实现，满量程校 通过内部的VREF实现。激活系统校准模式。这种模式由CH控制。这是两; 准，首先对选定的输入通道进行零量程校准，校准 后，（/DRDY）将输出确

9、认信号。第一步的最后犹010入标准模式。011激活系统校准模式。这是系统校准模式的第二步， 式中，系统对选定的输入通道进行满量程校准。校 成后，(/DRDY)将再一次输岀确认信号。完成尼 将进入标准模式。100激活系统补偿校准模式。这种校准模式由CH控制 是一步校准，当校准完成，将回到标准模式，同时 (/DRDY)输出确认信号。在这种模式下，零量档 选定的通道进行校准，满量程可通过内部的VREF 准。101激活背景校准模式。这种校准模式由CH控制。如 种模式打开，AD7710将不断的对参考输入和零点 入进行自校准。在转化过程将进入这种模式，它可 长转化时间和降低传输速率。它的优势是当外界泯 生

10、很大变化时，用户不用担心对芯片进行重校准。 种模式中，零电平输入和VREF以及模拟输入电压 受到监视，并且，芯片的校准寄存器将能够自动更110读写零量程差分校准模式。读写零范围差分校准模 CH来选择通道。将A0置1,可以对芯片进行读操, 将A0置1,可以对芯片进行写操作。差分模式的读 操作时数据长度为24位，不考虑控制寄存器的WL 位。因此，向校准寄存器输入的数据必须是24位由 否则数据将不能写进校准寄存器。111读写满量程差分校准模式。读写零范围差分校准棣 CH来选择通道。将A0置1,可以对芯片进行读操, 将A0置1,可以对芯片进行写操作。差分模式的读 操作时数据长度为24位，不考虑控制寄存

11、器的WL 位。因此，向校准寄存器输入的数据必须是24位由 否则数据将不能写进校准寄存器。表1 MD2, MD1, MDO位含义G2. Gl, GO为放大增益控制位，用于设置可编程增益放大器的增益因子。当芯片初始复位后，G2=0, G1=O, GO=0,增益为1； G2, Gl, GO与放大增益关系如下表：G2G1GO增益备注缺省方式，当电源复0I q01位后0012010401181°0161013211064111128表2 G2. Cl. GO位含义CH位决定物理通道的选择，当CH=0时选择通道1,否则选择通道 2oPD位为电源省电方式控制位，当PD=O为正常方式（缺省方式），当

12、 PD=1时，芯片进入省电方式运作。WL位为输出字长度控制位，控制AD转换的输岀字节数。当WL=0 时输岀的AD结果位为16位，否则输岀的AD结果位为24位。10位为输岀电流补偿控制位，用于控制芯片20uA的补偿电流（可用 于温度传感器的冷端补偿）。当IOO时关闭20 uA的补偿电流输出（缺省 方式），否则输出20 uA的补偿电流。B0位为Burn Out电流输岀位，其含义与IO位相同。B/U位为输入信号极性控制位，当输入信号为双极性信号时设置B / U位为0（缺省方式），当输入信号为单极性信号时设置B / U位为1。FS11FSO位为滤波参数位。将12位数据写进FS11-FS0中，可确 定截

13、止频率的大小，滤波器的第一陷波频率的位置和芯片的数据传送速 率。如果考虑到它可确定增益大小，它还可以确定芯片的输出噪声（还 有有用分辨率）。滤波器的第一陷波频率可用如下等式求得：滤波器的 第一陷波频率=（FCLKIN/512） /code （这里的code指的是与FSO- FS11相等的十进制数，范围时19-2000） o由于额定的fCLKIN等于 10MHZ因此滤波器的第一陷波频率的范围是9.76HZ-1.028kH乙为 了确保AD7710能正常运行，输入给FS0-FSU的二进制数必须在规定 的范围之内。4. 3、AD7710时序介绍AD7710提供两神时钟模式。一种为自时钟模式，另外一种为

14、外时 钟模式。在本数据采集系统设计中，我们采用的是外时钟模式，故在此 省略了自时钟模式时序介绍。下面重点介绍外时钟模式介绍。从MODE脚输入低电平，AD7710将进入外部时钟模式。在这一模 式中，AD7710的SCLK成为输入端，外部时钟通过串连SCLK脚向芯片提供时钟。在外部时钟模式下，可以进行同步数据传送（可用于微处理 器如：80C51、87C51、68HC11. 68HC05和数字信号处理器）。4. 4. 1、AD7710读操作AD7710可以对输岀寄存器、控制寄存器和校准寄存器进行读操作。读操作时序如下：图2 AD7710一次读操作读取所有数据的时序图DRDY(O)A0(l)RFSd)

15、SCLK (I)SDATA(O)在读操作时，A0必须一直有效。当A0=l,将对输出寄存器或校准 寄存器进行读操作，当A0 = 0,将对控制寄存器中进行读操作。（/DRDY）的作用取决于芯片输岀数据的更新速率和输出寄存器输出数 据的速率。当在输岀寄存器中的数据可获得时，（/DRDY）变成低电 平。当数据（24位或16位）全部读出时，（/DRDY）复位成高电平。如 果数据没有完全读出，（非DRDY）将一直保持低电平。此时输出寄存 器将以输出数据的速率更新数据，但是（QRDY）不会输岀确认信号。 在这种情况下，读出的数据将是输出寄存器中的最新数据。如果新的数 据已经到齐，并且希望能保存在输出寄存器，

16、而此时的输出寄存器没有 将数据输岀完毕，（/DRDY）将不会输岀确认信号，这些数据将会丢 失。在对控制寄存器和校准寄存器进行读操作时（/DRDY）不会受到影 响。当（/DRDY）为低电平时，只能从输岀寄存器读取数据。如果在（/DRDY）为高电平时（/RFS）变成低电平，数据无法传送。在对控制 寄存器和校准寄存器进行读操作时，（非DRDY）不会施加任何影响。 对控制寄存器和校准寄存器进行读操作是一样的，只是在这时候（/DRDY）将不起任何作用。在对控制寄存器和校准寄存器进行读操作 时，受输岀数据更新速率影响，（/DRDY）可在任何阶段变成低电平， 这对控制寄存器和校准寄存器的读操作周期不会有任何

17、影响。在对控制 寄存器和校准寄存器进行读操作时，必须同时输岀24位数据。4. 42、AD7710写操作TFS(I)SCLK (I)AD7710可以对控制寄存器和校准寄存器进行写操作。读操作时序 如下：ao(dnunLnLTLrLTLjnSDATA (I)图3 AD7710 一次写操作的时序图在写操作过程中，不会对（/DRDY）有任何影响，同样，（/DRDY） 也不会影响写操作。写操作中，输入的数据必须是24位的。A0决定是 对控制寄存器还是对校准寄存器进行写操作。在写操作的过程中，A0 必须一直保持有效。和前面所说得一样，在进行读操作和写操作时，串 行时钟线必须为低电平。在外部SCLK为高电平

18、时需要输入AD7710的数 据必须有效。数据是从高位到低位传输的。五、数据采集系统设计电路主要分为三个部分：数据采样、数据转换、数据传输。在整个 电路中，系统由8051单片机进行控制。具体框图如下：控制 RS-232PC机8051转换电路采样电路数据图4电路框图24位高精度数据采集电路由三个电路组成，将三个电路的接口连起 来即成24位高精度数据采集电路图。该图用altium designer 6.9软件画岀 来，如下图所示：1211山Q6Z-M2C Lr_5<5IT百 JTfCSH5J图5 24位高精度数据采集电路图六、分电路设计6. 1、采样电路本电路设计采用简单的采样电路。其电路如下

19、图所示:为了减小后续电路对 采样电压的影响，我们使用了op07运算放大器。该运算放大器主要有两 个作用：A、放大。微弱信号都要进行放大以提高分辨率和降低噪声，也就 是使调理后信号的最大电压值和ADC的最大输入值相等（当然在这里很 难做到这一点，主要是使加大ADC的输入电流），这样可以提高精度°B、隔离。从安全的角度把采样电路和转换电路隔离开，防止采样 电路输岀的瞬时高压破换AD转换器。另一个原因是隔离可使从转换电 路等后续电路对采样电路的影响减少。因此隔离可以保证信号的准确 性。6. 2、转换电路8051的串行口采用工作方式0（移位寄存器方式），TXD产生时钟脉 冲，经过反相作为AD

20、7710的外部时钟。AD7710工作在外部时钟同步方 式。AD7710的/DRDY （数据准备好）与8051的P1.2相连。具体的电路 如下所示：W 01眄 |_)1Cop MHvccnxlk inmt Ik crutsdota迪/drrtyJcyxicA&modeAfeainl*igndainl-lonnrrfoflit-ref*僱refin -AW応论3AD77105卫10 TTU223_22 21 话20 H219 NL18 N51716_1514 :12mN4N55y10TTGND151617181720P1DMePL1PODPL2P01PL3P02P14P0 3PL5P0.4

21、-PLj6ni 7P05RESETdFU DP0.7RHD/P3DEAAf-THDZP3.1PROG/ALE州曲INT1/P33P2.7W/P3.4P26T1/P3JP25P2 4RD/P3.7P2 3XTALLP2 2XTAL2Q'TlTbP21nc cGNDP2DU1805139383736355453525150292827262524232221+0GND图7转换电路AD7710中数据寄存器控制寄存器、校验寄存器中数据的读写必须 按一定的时序关系进行。读数据操作中，8051不断的查询/DRDY线， 串行缓冲器连续读三次，这样可以把24位的数据读人8051的8位串行寄 存器。另外

22、，AD7710输岀的数据高位在前，而8051串行日首先渎入的 是低位，所以在程序中要做一次高低位的转换。存器中数据的写人操作由A0、/TFS控制，在数据的读取周期 内，/TFS低有效，A0为高，表示向控制寄存器写人数据。A0为低 表 示向校验寄存器写人数据SDATA为在数据时钟SCLK下写入串行数据。 具体读取和写入数据流程图如下所示： 开始配置8051的串行口工作在方式0置/RFS、/TFS为高电平查询/DRDY/DRDY=O ?置/RFS为低电平 读串口缓存 颠倒高低位顺序 置/RFS为高电平 结束NYx33开始 配置8051的串行口工作在方式0 置/RFS、/TFS、A0为高电平查询/D

23、RDY将起始于某个地址的数据放入累加器中将累加器中的数据写入串口缓存颠倒高低位顺序置/TFS、AO为低电平结束 g/TFS. AO为高电平图8 AD771O读取和写入数据流程图6. 3、数据传输要将单片机中获取的数据串口传输给PC机，即PC机需要和单片机 进行串行通信，这就要求通信双方都采用一个标准接口，使不同的设备 可以方便地连接起来进行通信。由于PC机几乎都具有RS-232C接口，因此单片机通过RS-232C口与 PC机通信十分方便。在本设计中即采用这种方式进行通信。然而单片 机并没有RS-232C电气接口，要进行通信，必需要进行接口扩展。单片 机的串行通信连接图如下所示：图9单片机的串行

24、通信连接图上位机（即PC机）发出的信号从J1的2口R1 IN送到MAX232的13 脚，经MAX232转换电平后，从MAX232的12脚R1 OUT送岀，送到单 片机的RXD脚。单片机发岀的信号从TXD脚发岀，送入MAX232的11脚T1 IN ,经 处理后从MAX232的14脚T1 OUT送出，送达J3的3脚T1 OUT。至此，单片机和PC机的通信链路建立完成。七、设计中遇到的问题即解决办法7. 1、问题重述本设计中遇到一个最大的问题就是在两个电路中都用到了单片机的 TXD和RXD管脚。如在转换电路中，RXD连接AD7710的SDADT （即21 管脚），TXD经反相器后连接连接AD7710

25、的A0 （即3管脚）。具体如 下图所示：M4- 0'23dgndmclk inDVddme Ik out4Zdrdf/syncmod?mH皿1loutief outrdin4-V55refin-AVddVbhs267810111413AD 77102322 21 R>D120 KQ_19L817"16U3ATMD1OND图10转换电路中RXD、TXD的使用而在数据传输电路中，PC机发岀旳信号从J1的2口R1 IN送到MAX232的13脚，经MAX232转换电平后，从MAX232的12脚R1 OUT 送岀，送到单片机的RXD脚。单片机发岀的信号从TXD脚发岀，送入MAX232的11脚T1 IN ,经处理后从MAX232的14脚T1 OUT送出，送达J3的3脚T1OUT。具体如下图所示：图11传输电路中RXD、TXD的使用在这两个电路中，都用到了单片机的RXD、TXD,而我们知道在任意时刻，RXD、TXD管脚只能控制一个电路，否则将出现时序混乱以致 功能混乱，因此我们需要想办法使RXD、TXD在任意时刻连接一个电 路。7. 1、问题解决为了使RXD、TXD在任意时刻连接一个电路（即连接一片芯片）， 我们想到了采用片选的方法。当单片机要控制