电子技术第8单元组合逻辑电路-修改

1、电子技术第8单元组合逻辑电路第八单元组合逻辑电路第八单元组合逻辑电路项目一项目一 组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法项目二加法器的识别及功能测试项目二加法器的识别及功能测试项目四编码器的识别及应用项目四编码器的识别及应用项目三数值比较器的识别及功能测试项目三数值比较器的识别及功能测试项目六数据选择器的识别及功能测试项目六数据选择器的识别及功能测试项目五译码器的识别及应用项目五译码器的识别及应用（二）组合逻辑电路的设计（二）组合逻辑电路的设计（1）分析设计要求，指定实际问题的逻辑含义）分析设计要求，指定实际问题的逻辑含义，确定电路的输入变量和输出变量，列出真值表，确定电路的

2、输入变量和输出变量，列出真值表。（2）由真值表写出逻辑表达式。）由真值表写出逻辑表达式。（3）化简逻辑表达式并画出逻辑图，或者变换）化简逻辑表达式并画出逻辑图，或者变换逻辑表达式选用恰当的中规模集成电路（逻辑表达式选用恰当的中规模集成电路（MSI）器件实现电路。器件实现电路。设计步骤如下：设计步骤如下：例例8-2 8-2 设计一个设计一个3 3人表决电路。每人人表决电路。每人1 1个个按键（按键（A A、B B、C C），按键按下表示同意，），按键按下表示同意，否则表示不同意；结果用指示灯表示，多否则表示不同意；结果用指示灯表示，多数同意时指示灯亮，否则不亮。数同意时指示灯亮，否则不亮。解：解

3、：（1 1）分析设计要求，设定输入、输出变）分析设计要求，设定输入、输出变量并逻辑赋值。量并逻辑赋值。设设3 3个按键个按键A A、B B、C C按下时为按下时为“1”1”，不按，不按时为时为“0”0”。输出结果用。输出结果用F F表示，多数赞成表示，多数赞成时为时为“1”1”，否则为，否则为“0”0”。ABCFABCF00001000001010110100110101111111（3）由真值表写出逻辑表达式并化简。）由真值表写出逻辑表达式并化简。F=ABC+ABC+ABC+ABC=BC+AC+AB（2 2）根据题意列出真值表）根据题意列出真值表（3）根据逻辑表达式实现逻辑电路，如图）根据逻

4、辑表达式实现逻辑电路，如图8-2（a）所示。）所示。（4）用与非门实现逻辑电路，变换逻辑表达式。）用与非门实现逻辑电路，变换逻辑表达式。F=BC+AC+AB=BC+AC+AB=BC AC AB：用与非门设计一个交通报警控制电路。用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄交通信号灯有红、绿、黄3 3种，种，3 3种灯分别种灯分别单独工作或黄、绿灯同时工作时属正常情单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出况，其他情况均属故障，出现故障时输出报警信号。报警信号。设红、绿、黄灯分别用设红、绿、黄灯分别用A A、B B、C C表示，灯亮表示，灯亮时其值为时其

5、值为1 1，灯灭时其值为，灯灭时其值为0 0；输出报警信；输出报警信号用号用F F表示，灯正常工作时其值为表示，灯正常工作时其值为0 0，灯出，灯出现故障时其值为现故障时其值为1 1。根据逻辑要求列出真值。根据逻辑要求列出真值表。表。解：解：1 1、分析设计要求、分析设计要求2 2、列出真值表、列出真值表A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 101113 3、写出逻辑表达式、写出逻辑表达式ABCCABCBACBAF4 4、化简并进行逻辑变换、化简并进行逻辑变换ACABCBABBACCCABCBACBAABCCABABCCB

6、AF)()(ACABCBAF 5 5、画出逻辑电路图、画出逻辑电路图ABCF&111：用与非门设计一个举重裁判表决电路。用与非门设计一个举重裁判表决电路。设举重比赛有设举重比赛有3 3个裁判，一个主裁判和两个个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。有一个为主裁判时，表明成功的灯才亮。解：解：1 1、分析设计要求分析设计要求设主裁判为变量设主裁判为变量A

7、A，副裁判分别为，副裁判分别为B B和和C C；表示成功与否的灯为表示成功与否的灯为F F，根据逻辑要求列，根据逻辑要求列出真值表。出真值表。2 2、列出真值表、列出真值表A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 101113 3、写出表达式化简、变换、写出表达式化简、变换ACABBBACCCABCBAABCCABABCABCCABCBAF)()(ACABF4 4、画出逻辑电路图、画出逻辑电路图ABCF&项目二加法器的识别及功能测试项目二加法器的识别及功能测试（一）半加器（一）半加器两个一位二进制数相加，不考虑相邻低位

8、来的两个一位二进制数相加，不考虑相邻低位来的进位，这种二进制加法称为半加。完成两个一位进位，这种二进制加法称为半加。完成两个一位二进制数相加的组合逻辑电路称为半加器。二进制数相加的组合逻辑电路称为半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符号半加器电路图（二）全加器（二）全加器两个同位的二进制加数和来自低位的进位两个同位的二进制加数和来自低位的进位三者相加，这种运算称为全加。实现全加三者相加，这种运算称为全加。实现全加运算的组合逻辑电路称为全加器。运算的

9、组合逻辑电路称为全加器。其中其中A Ai i、B Bi i：加数，：加数， C Ci i-1-1：低位来的进位，低位来的进位，S Si i：本位：本位的和，的和， C Ci i：向高位的进位。：向高位的进位。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 111111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBASiiiiiiiiiiiiiiiiiiiiBACBABACBABABA

10、CBACBAC1111)()(iiiiiiBACBAC1)(=1&AiBiCi-1SiCi 逻辑图图2-2-3 全加器的逻辑图和符号&=11iiiiCBASAiBiCi-1SiCiCI CO逻辑符号全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号实现多位二进制数相加的电路称为实现多位二进制数相加的电路称为。把把n n位全加器串联起来，低位全加器的进位输出连位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。构成串行进接到相邻的高位全加器的进位输入。构成串行进位加法器。位加法器。 C3 S3 C2 S2 C1 S1 C0 S0C0 -1A3 B3 A2 B2

11、A1 B1 A0 B0COCOCOCOCICICICI：进位信号是由低位向高位逐级传递的，速进位信号是由低位向高位逐级传递的，速度不高。度不高。将每一位的进位根据各位的输入同时预先形成，将每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为构的多位数加法器称为超前进位加法器。超前进位加法器。项目三数值比较器的识别及功能测试项目三数值比较器的识别及功能测试（一）数值比较器（一）数值比较器对两个位数相同的二进制整数进行数值比较并判对两个位数相同的二进制整数进行数值比较并判定其大小关系的组合逻辑电路称为数值比

12、较器。定其大小关系的组合逻辑电路称为数值比较器。1位数值比较器位数值比较器( (A AB B 时时F F1 11 1；A AB B 时时F F2 21 1；A AB B 时时F F3 31)1) A B F1(AB) F2(AB) F3(A=B) F1(AB) & & 图图8-24 一位数值比较器电路图一位数值比较器电路图（二）集成数值比较器（二）集成数值比较器4 4位集成数值比较器集成数值比较器位集成数值比较器集成数值比较器74LS8574LS85项目四编码器的识别及应用项目四编码器的识别及应用（一）普通编码器（一）普通编码器实现编码操作的电路称为编码器。实现编码操作的电路称

13、为编码器。普通编码器中最常用的是二进制编码器。二进制普通编码器中最常用的是二进制编码器。二进制编码器的逻辑功能是将编码器的逻辑功能是将2 2n n个输入信号，编成个输入信号，编成n n位位二进制代码输出。二进制代码输出。输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 13 3位二进制编码位二进制编码器有器有8 8个输入端、个输入端、3 3个输出端，所个输出端，所以常称为以常称为8 8线线33线编码器。线编码器。输入输入为高电平有效。为高电平有效。753175310763276321765476542IIII

14、IIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1Y2 Y1 Y0由或门构成111写出逻辑表达式写出逻辑表达式画出逻辑图画出逻辑图I7 I6 I5 I4 I3 I2 I1Y2 Y1 Y0&由与非门构成1111111753107632176542IIIIYIIIIYIIIIY（二）优先编码器（二）优先编码器 当多个输入端同时有编码请求时，编码器只当多个输入端同时有编码请求时，编码器只对其中优先级最高的有效输入信号进行编码，而对其中优先级最高的有效输入信号进行编码，而不考虑其他优先级别比较低的输入信号，优先级不考虑其他优先级别比较低的输入信号，优先级别可以根据实

15、际需要确定，这样的编码器称为优别可以根据实际需要确定，这样的编码器称为优先编码器。先编码器。1 18 8线线33线优先编码器线优先编码器74LS14874LS148输 入输 出11111101111111111110000000100100101001101001001110110101111100010011111101010011111111001001111111111010IST7I2Y0Y1YEXYSY70I I为为8 8个编码输入端，低电平有效；个编码输入端，低电平有效；20Y Y为为3 3个编码输出端，采用反码形式输出。个编码输出端，采用反码形式输出。ST、Y YS S、EXY均

16、为使能端均为使能端用于芯片的功能扩展。用于芯片的功能扩展。ST为选通输入端，为选通输入端，Y YS S为选通输出端，为选通输出端，EXY是扩展输出端。是扩展输出端。2 21010线线44线优先编码器线优先编码器74LS14774LS147（二（二十进制优先编码器）十进制优先编码器） 10 10线线44线优先编码器也称为二线优先编码器也称为二十十进制优先编码器。一位十进制数用进制优先编码器。一位十进制数用4 4位二位二进制数来表示的编码方式称为二进制数来表示的编码方式称为二十进制十进制编码，简称编码，简称BCDBCD码，常用的码，常用的BCDBCD码是码是8421BCD8421BCD码。完成码。

17、完成BCDBCD码编码的电路称为码编码的电路称为二二十进制编码器。十进制编码器。1010线线44线优先编码器线优先编码器74LS14774LS147的引脚图及逻辑符号的引脚图及逻辑符号项目五译码器的识别及应用项目五译码器的识别及应用（一）二进制译码器（一）二进制译码器将输入的将输入的n n位二进制代码译成相应的位二进制代码译成相应的2 2 n n个个输出信号的电路，称为二进制译码器。输出信号的电路，称为二进制译码器。输 入输 出A1A0Y3Y2Y1Y0000001010010100100111000把代码状态的特定含义翻译出来的过程称把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电

18、路称为译码器。为译码，实现译码操作的电路称为译码器。2 2线线44线译码器逻辑图线译码器逻辑图输入端输入端EIEI为使能控制端，低电平有效。为使能控制端，低电平有效。（二）集成（二）集成3 3线线88线译码器线译码器74LS13874LS138 输 入使 能选 择输 出S1 32SS A2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11

19、1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 174LS13874LS138的真值表的真值表例：例：用用3/83/8线译码器线译码器74LS13874LS138和两个与非门实现全加器。和两个与非门实现全加器。解解 全加器的函数表达式为：全加器的函数表达式为：1111111iiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACCBACBACBACBAS 将输入变量将输入变量A Ai i、B Bi i、 C Ci-1i-1分别对应地接到译分别对应地

20、接到译码器的输入端码器的输入端A A2 2、A A1 1、A A0 0，由上述逻辑表达式及，由上述逻辑表达式及74LS13874LS138的真值表可得：的真值表可得：17161514131211 iiiiiiiiiiiiiiiiiiiiiCBAYCBAYCBAYCBAYCBAYCBAYCBAY因此得出：因此得出：74217421YYYYYYYYSi76537653YYYYYYYYCi接线图：接线图：&AiBiCi-1 1SiCiA2 Y0A1 Y1A1 Y2 Y3 Y4S1 Y5S2 Y6S3 Y774LS138（三）集成二（三）集成二十进制译码器十进制译码器74LS4274LS42把

21、二把二十进制代码翻译成十进制代码翻译成1010个十进制数个十进制数字信号的电路，称为二字信号的电路，称为二十进制译码器。十进制译码器。 二二十进制译码器的输入是十进制数十进制译码器的输入是十进制数的的4 4位二进制编码（位二进制编码（BCDBCD码），分别用码），分别用A A3 3、A A2 2、A A1 1、A A0 0表示；输出的是与表示；输出的是与1010个十进制数字相个十进制数字相对应的对应的1010个信号，用个信号，用Y Y9 9Y Y0 0表示。由于二表示。由于二十进制译码器有十进制译码器有4 4根输入线、根输入线、1010根输出线，根输出线，所以又称为所以又称为4 4线线1010

22、线译码器。线译码器。集成二集成二十进制译码器十进制译码器74LS4274LS42的引脚排的引脚排列及逻辑功能示意图列及逻辑功能示意图D输 入输 出A3A2A1A0000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110Y0Y1 2Y3Y4Y5Y6Y7Y8Y9YY074LS4274LS42真值表真值表（四）显示译码器（四）显示译码器 用来驱动各种显示器件，

23、从而将用二用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，人们习惯的形式直观地显示出来的电路，称为显示译码器。称为显示译码器。abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh1 1数码显示器数码显示器数码显示器简称数码管。包括半导体发光二极数码显示器简称数码管。包括半导体发光二极管（管（LEDLED）数码管和液晶数码管（）数码管和液晶数码管（LCDLCD）2集成显示译码器集成显示译码器七段显示译码器七段显示译码

24、器74LS4874LS48显示译码器真值表显示译码器真值表真值表仅适用于共阴极真值表仅适用于共阴极LEDLED输 入输 出A3 A2 A1 A0a b c d e f g显 示 字 形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 174LS4874

25、LS48的逻辑功能的逻辑功能A3 A2 A1 A0a b c d e f g功 能 显 示01 1 1 1 1 1 1 1试灯（全亮） 0 0 0 0 0 0 0 0熄灭（全灭）1000 0 0 00 0 0 0 0 0 0灭0LTRBIBI/RBO74LS4874LS48的逻辑功能测试的逻辑功能测试七段显示译码七段显示译码驱动电路驱动电路多位数码显多位数码显示系统示系统1 1、编码、译码及显示实验电路、编码、译码及显示实验电路( (五五) )译码器的应用译码器的应用图图8-49 用译码器用译码器74LS138构成全加器构成全加器2 2、用译码器构成数据分配器、用译码器构成数据分配器 数据分配

26、器又叫多路分配器。它是将一路输入数据分配器又叫多路分配器。它是将一路输入数据根据地址选择码分配给多路数据输出中的某一数据根据地址选择码分配给多路数据输出中的某一路输出。通常数据分配器有路输出。通常数据分配器有1根输入数据线、根输入数据线、n根选根选择控制线和择控制线和 根输出线，称为根输出线，称为1路路2n数据分配数据分配器。器。2n 由于译码器和数据分配器的功能非常接近，由于译码器和数据分配器的功能非常接近，市场上没有集成数据分配器产品，只有集成译码市场上没有集成数据分配器产品，只有集成译码器产品，当需要数据分配器时，可以用译码器改器产品，当需要数据分配器时，可以用译码器改接。接。 1 1路

27、路-4-4路数据分配器路数据分配器013012011010 ADAYADAYAADYAADYA A1 1A A0 0为地址变量为地址变量例例8-5 用译码器设计一个用译码器设计一个1线线8线数据分配器线数据分配器。解：设计电路如图所示。数据分配器的真解：设计电路如图所示。数据分配器的真值表见下表。值表见下表。地址选择信号输出A2 A1 A00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1D = D0D = D1D = D2D = D3D = D4D = D5D = D6D = D7项目六数据选择器的识别及功能测试项目六数据选择器的识别及功能测试 数据选择器又称多路选择器，它是一个具有数据选择器又称多路选择器，它是一个具有多端输入、单端输出的组合逻辑电路。数据选择多端输入、单端输出的组