方便预置的倒计时数显定时器实验报告

1、一、内容提要在人们日常生活中，或大众关心的某项活动中，或电器使用过程中，常常需要一个倒计时计时器, 用以醒目的显示要做的事件所剩下的时间，提醒人们做好准备。报告主要讲述了方便预置倒计时器工 作原理以及其各个组成部分，记述了我们在整个设计过程中对各个部分的设计思路、对各部分电路设 计方案的选择、元器件的筛选、以及对它们的调试、对调试结果的分析，到最后得到比较满意的实验 结果的方方面面。二、设计要求及主要指标1 .设置开始键。按动开始键倒计时开始，定时结束后声响提示。2 .设置预置键。定时时间可以在范围60妙任意预置，预置后的定时可重复使用3 .数字式显示剩余时间。4 .定时时间到自动进入预置状态

2、，倒计时时预置键无效。三、方案选择及电路工作原理1）设计方案电路的结构框图定时结束信号两位十进制计数器2）基本原理倒计时数显式定时器电路由多谐振荡器一输出脉冲信号源、预置计数器（加法）、倒计时计数（减法）、d触发器、数码显示管和声响提示电路构成。四、单元电路设计计算1)多谐振荡器一输出脉冲信号源图l 555的管脚图和功能表*0.01吁cflmf55cmtim n时基电路要求送出频率为1s的方波脉冲。选用555定时器完成上述功能vcc dis th con n n n)555e7thtroutt1>vco 或 fee> vco 或 veett0导通1<voo或斤>>

3、 vg 或 vqc 丁t不变不变1x<或 * voctt1截止ljljljugnd y1roljt 寸0xx0导通(a)管脚图(b)功能表由定时器555内部结构得知，2个比较器出发输入端6和2是接在一个端点 上并跟电容c连接，这个端点上的电容电压,变动，会同时导致两个比较器的 输出电平改变，使rs触发器的输出改变。电源u”经与和自给电容。充电。当 .上升到三u"时，u6 = u2 = -ucc9输出电压。为低电平，放电管t导通，d3电容c经&、放电端放电，”,开始下降，当下降到比时，u6 = u2 = -ucc, 输出电压。为高电平。同时放电管t截止，放电端断开，电源乂

4、经与和仁 给电容c充电，使，上升。这样周而复始，电容电压，形成了一个周期性充电 放电的指数波形，输出电压“就形成周期性的矩形脉冲。占空比q=l/2«,1.43/ =2rc取频率f=is, c= 47",则r = 15kq.2）预置计数（加法）max/minctenloadd/uclkr作状态x0xx j负置数011月;支计数010n口计数1xxx保持(b)功能表vcc a clk rco load c d74ls190/191fififlfifigfirnenztei mzi 回口13 b qb qa cten d/r qc qd gnd(a)管脚图图2. 74ls190/

5、191的管脚图和功能表74ls190的管脚图和功能表见图2所示，74ls190为十进制计数器，cten为计数 允许端，当允许端为低电平时，计数器允许计数。max/min为最大/最小输出端(也称 进位/借位信号输出端)。当计数器作加法计数，且qdqcqq1001时,max/min=b 有进位输出；当计数器作减法计数，且qd qc qb qa =0000时，max/min=1,有借位输 出。当计数器溢出时，max/min输出端产生一个宽度为一个clk周期的正脉冲，同时 rco也形成一个宽度等于时钟低电平部分的负脉冲，上述正脉冲或负脉冲的后沿比产 生溢出的时钟脉冲上升沿稍微滞后，它们可作为级联信号来

6、川。3)倒计时计数(减法)vcc a clr bo co load c dclrloadupdown工作状态1xxx清零011fl减计数01n1加计数00xx预置数74ls192(b)功能表fl fl n fl fl巴巴门iwoiwnlrerb qb qa down up qc qd gnd(a)管脚图74ls192的管脚图和功能表见图3所示，74ls192为十进制计数器，也为双时钟 汁数器，加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。注意：加到两个时钟 端的计数脉冲在时间上应该错开。当计数器作加法计数，且qdqcqbqa=1001时，有 进位输出，co端产生一个宽度等于时钟低电平部分的负

7、脉冲；当计数器作减法计数, 且qd qc qb qa=0000时，有借位输出，b0端产生一个宽度等于时钟低电平部分的负脉 冲。 一 74192n-iaq. g0,、lcw，s lr -“jk>. 二>jje> hun】- - ia q, .-go-74192nq-dcd hex u10a：74q2n4) d触发器(a)管脚图输入输出功能s-cp"dq01 )：x1出10 )c x0工位1in001qn+】=d只1100xqn京保持0)xxrr禁止(b)功能表图4. 74ls74的管脚图和功能表74ls74的管脚图和功能表见图4所示。功能表中带右号的状态是不稳定的,

8、当直接置位端s和直接复位端r回到高电平状态时，此状态将不再存在。5）计数时不能预置:二 u6a： 口 ,74ls08d：u7a：74ls08d6）声响提示当倒计时结束时，555定时器out端将输出高电平，蜂鸣器声响提示。一段时间 后，out端输出低电平，蜂鸣器停止声响提示（通过改变电阻的大小可以改变蜂鸣器 声响的时间，电阻越大，蜂鸣器声响的时间越长）。7）其他芯片ucc 4y 4b 4a 3y 3b 3a74ls02双输入四或非门ucc 4b 4a 4y 3b3a 3y2a2b2ygnd1aib1y74ls08双输入四与门74ls04六反相器五、完整电路六、元器件清单元件名称规格及用途数量55

9、5定时器多谐振荡器和延时电路274hc74集成d触发器174ls02或非门174ls04非门174ls08与门174ls90异步计数器274ls192十进制可逆计数器2七、multisim仿真以及安装调试过程中遇到的问题，解决方法multisim仿真过程基本比较顺利，通过逐个模块的设计与仿真，将各功能模块组接到一起， 最终完成整个电路功能。安装和调试过程基本和原本的设计要求相符合，在此过程中出现 主要问题如下：1 .接线错误2 .电路断路对于以上问题，主要是线路过多过密导致接线混乱和接线过程中粗心大意产生的。考虑到模 拟电路可以实现所要求的功能，因此我们坚持了原先的电路图，在所接电路上进行了仔

10、细检查，找 出了接线错误，并进行了接线整理，最终实现了整个电路功能。八、电路性能指标测试结果,是否满足要求及对成果的评价经过仿真和连接实物电路，当仿真时按按键“a”进行十位的置数（为六进制），按按键“s” 进行个位的置数（为十进制），按按键“space”开始倒计时。假设置数为“11”可看到数码显示 管显示数字为“11”并且依次从“11”倒计时到“0”，此时，报警灯闪烁一下。倒计时完毕可看 到数码显示管依旧显示为当初置数值“11”。且在倒计时过程中，再按“a”和“s”键进行置数时置数键无效。即，此电路设计满足了所有的设计要求。但，在仿真刚开始时，由于d触发器传输给单稳态电路（如下图）一个负脉冲信

11、号，使得电 路进入暂稳态，输出为高电平，报警灯亮。暂稳态的时间为：之二始n3*l.l斤2（这里经计算暂态 时间约为0.77s）小灯泡熄灭后，方可进行倒计时。由于暂态时间过短，在应用到实际电路时未发现有何不妥或妨碍电路功能之处，所以我们将此暂态时间忽略。rv)o（a）电路图图25由555构成的小卷态触发器九、收获、体会和改进的建议电子课程设计的过程，不仅仅让我们动了手动了脑，更让我们体会到了理论和实践相结合的 重要性，凭空的理论是站不住脚跟的，需要时间来检验。但我们乂必须承认理论的重要性，理论 是前提，我们必须打好基础。与此同时，我们也体会到了理论与实践的差异性很大。空想的理论 没有实践的支持同样是站不住脚的。理论与实践是相辅相成，缺一不可的。在实验设计过程中，让我们体会到以前从来没有过的动手能力，以及新颖的思维方式，让我 们从中获益匪浅。这次实习给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到 对电路的设计对电路的调试再到最后电路的成型，都对我们所学的知识进行了检验。结束multisim仿真进入实验室具体连线对每个人的耐心都提出了考验。连接电路不容马虎, 要有耐心。首先，需要每块芯片的实用性进行检验，以免最后因为芯片的原因导致实验结果出不 来。其次，由于整个电路过于复杂繁琐，我们需要一个模块一个模块的进行连接检验，调试。在 每个模块都调试正确之后再组合到一起