第10章 设计及调试

1、设计下载和调试 xxx第10章 设计下载和调试-本章概要 本章主要介绍了pld的配置模式、设计文件的配置、下载和调试原理。 在配置模式部分，重点介绍了xilinx的fpga常用的几种下载模式； 在设计的配置文件部分，重点介绍了prom配置文件的生成过程； 在设计下载部分，重点介绍了jtag模式下载设计流文件的过程；在调试部分，介绍了几种常用的调试pld的手段和方法，其中提到了虚拟逻辑分析仪软件工具及其在调试pld中的作用。第10章 设计下载和调试-pld的配置 对pld的编程，每个eda厂商都有自己的eda软件和硬件平台支持，在本章中只对xilinx的pld配置技术进行介绍。 对设计进行综合和

2、实现的最终目的是要生成一个可以下载到pld的配置文件，这个配置文件有很多文件格式，不同的文件格式所包含的编程信息也有所不同。对于常用的cpld和fpga芯片来说，配置文件有两部分组成：配置数据和配置命令。在设计文件被下载到器件后，这些信息就转换成了配置比特文件流。第10章 设计下载和调试-可编程逻辑器件配置接口 在介绍该部分内容时，以xilinx的spartan-3系列的芯片的配置接口为例，对于其它系列的芯片的配置可以参考该部分的配置接口。其设计代码的下载模式主要有：主串行模式；主spi模式；主bpi模式；主并行模式；从并行模式；从串行模式；jtag配置模式。 xilinx的配置模式受其模式引

3、脚m0,m1,m2的控制。表10.1给出了在不同模式引脚的状态下所定义的配置模式，表10.2 给出了配置过程中所使用的信号及功能第10章 设计下载和调试-可编程逻辑器件配置接口表10.1 配置管脚及配置模式m2:0fpga芯片家族芯片家族spartan-3spartan-3espartan-3aspartan-3an主串行（平台主串行（平台flash）模式）模式保留保留主主spi模式模式保留保留bpi up主并行主并行bpi down保留保留内部主内部主spi保留保留jtag模式模式从并行模式从并行模式从串行模式从串行模式第10章 设计下载和调试-可编程逻辑器件配置接口表10.2 配置过程中所

4、使用的信号及功能信号名字信号名字配置模式配置模式功能功能done所有所有当为高时，表示设计配置文件已经成功的下载到当为高时，表示设计配置文件已经成功的下载到fpga中中prog_b所有所有初始化配置过程。初始化配置过程。prog_b引脚也强制主复位引脚也强制主复位fpgacclk所有所有配置时钟引脚，定义了配置时钟引脚，定义了fpga配置过程中的时序。配置过程中的时序。在主模式下，由在主模式下，由fpga内部产生一个内部产生一个cclk信号；信号；在从模式下，外部产生时钟输入到在从模式下，外部产生时钟输入到fpga。第10章 设计下载和调试-可编程逻辑器件配置接口init_b所有所有引脚执行多

5、重功能。在配置开始时，该引脚为底，表示引脚执行多重功能。在配置开始时，该引脚为底，表示fpga正在清除内部的配置数正在清除内部的配置数据。之后，据。之后，fpga开始加载数据，如果当开始加载数据，如果当crc检查失败时，该引脚继续为低。检查失败时，该引脚继续为低。pudc_bhswaphswap_en所有所有当为低电平时，在配置时使能上拉电阻；当为低电平时，在配置时使能上拉电阻；否则不使用上拉电阻，即在配置中的那些非活动的引脚为浮空状态（在配置否则不使用上拉电阻，即在配置中的那些非活动的引脚为浮空状态（在配置完后使用的那些完后使用的那些i/o）din串行模式串行模式spi模式模式串行数据的输入

6、引脚串行数据的输入引脚dout串行数据输出引脚串行数据输出引脚vs2:0主主spi模式模式指示指示fpga如何与如何与spi flash prom通信。通信。mosi主主spi模式模式串行数据输出串行数据输出cso_b主主spi模式模式芯片选择输出芯片选择输出csi_bcs_bbpi从并行模式从并行模式为芯片的选择输入为芯片的选择输入rdwr_bbpi从并行模式从并行模式芯片的读芯片的读/写控制写控制ldc0bpi模式模式prom芯片使能芯片使能ldc1bpi模式模式prom输出使能输出使能hdcbpi模式模式prom写使能写使能ldc2bpi模式模式prom字节模式字节模式a23:0/a25

7、:0bpi模式模式并行并行prom地址输出地址输出d7:0主并行主并行/bpi/从并行模式从并行模式为数据的输出为数据的输出可编程逻辑器件配置接口- 在该模式下，使用xilinx的平台flash将代码下载到fpga芯片内。 使用xilinx的平台flash有以下优点： 1）接口简单，在配置fpga时使用最少数目的fpga引脚; 2）每比特较低的配置开销 3）在prom和fpga之间最高的带宽（相对其它串行flash），因此有最快的配置时间。 4）小尺寸封装 5）在系统内通过jtag接口可重编程，xilinx impact软件提供支持 6）多个i/o和jtag电压支持，提供了最大的灵活性可编程逻

8、辑器件配置接口-图10.1 主串行模式下载结构图可编程逻辑器件配置接口- 在该模式下，使用spi接口的flash将代码下载到fpga芯片内。spi配置模式对于下面应用是最理想的： 1）系统中已经使用了spi串行flash。 2）fpga需要在非易失性存储器存储数据或者从ram访问数据。 3）大容量的“消费者”应用程序可编程逻辑器件配置接口-通常主spi模式下载结构图可编程逻辑器件配置接口- 内部的主spi flash模式只用于spartan-3an系列。该系列fpga有一个集成的系统内flash存储器（integrated in-system flash，isf），用于基本的fpga配置。 i

9、sf存储器走都大可以存储两个fpga配置比特流，以及一些额外的用于fpga应用的非易失性数据的存储。可编程逻辑器件配置接口-内部主spi模式下载结构图可编程逻辑器件配置接口- 主位宽外设接口（master byte-wide peripheral interface,bpi）配置模式可用于spartan-3a/3an/3a dsp and spartan-3e fpga。 在这种模式下，使用并行nor flash prom。bpi模式用于和字节宽度(x8)和字节宽度、字宽(x8/x16)prom相连接。对于fpga的配置，bpi接口不要求任何规定的flash的属性，比如引导块或者指定的扇区大小

10、。 bpi接口也能很好的与异步存储器工作，比如xilinx的xcfxxp平台flash；sram； nvram；eeprom ；eprom。 可编程逻辑器件配置接口- nand flash存储器采用了不同的技术，通常用于数码相机的存储卡。扩展的spartan-3a 系列和 spartan-3e fpgas不直接从nand flash配置数据。 fpga的内部振荡器控制接口的时序，并且fpga提供cclk输出时钟引脚。然而，cclk信号在一个单独的fpga应用中并不连接。fpga在配置时，驱动ldc2:0引脚为低，hdc引脚为高。 在该模式下，使用bpi接口的flash将代码下载到fpga芯片内

11、。可编程逻辑器件配置接口- 主主bpi模式下载结构图模式下载结构图可编程逻辑器件配置接口- 只有spartan-3 fpga支持主并行模式，扩展的spartan-3a和spartan-3e fgpa不支持主并行模式，但支持bpi模式。可编程逻辑器件配置接口-从并 当使用从并行模式时，一个外部的主机，比如微处理器或微控制器，通过并行的外设接口，将字节宽度的数据写入到fpga内。 在该模式下，使用微处理器的外设接口将代码下载到fpga芯片内。可编程逻辑器件配置接口-从并 从并行模式下载结构图可编程逻辑器件配置接口-从串 当使用从串行模式时，一个外部的主机，比如微处理器或微控制器，通过串行的外设接口

12、，将比特宽度的数据写入到fpga内。 在该模式下，使用微处理器的外设接口将代码下载到fpga芯片内。可编程逻辑器件配置接口-从串 从串行模式下载结构图可编程逻辑器件配置接口-jtag 边界扫描jtag（joint test action group），即ieee/ansi标准1149.1_1190，是一套设计规则，可以在芯片级、板级和系统级简化测试、器件编程和调试。该标准是联合测试行动小组（jtag）（由北美和欧洲的几家公司组成）开发的。ieee 1149.1标准最初是作为一种能够延长现有自动测试设备（ate）寿命的片上测试基础结构而开发的。可编程逻辑器件配置接口-jtag 可以从美国ti公司

13、边界扫描页面获得更多信息。利用该标准整合测试设计，允许完全控制和接入器件的边界引脚，而无需不易操作的或其它测试设备。每个符合jtag要求的器件的输入/输出引脚上都包括一个边界单元。 正常情况下，它是透明的和停止运行的，允许信号正常通过。借助于测试模式下的器件，您可以采集输入信号，以备后期分析之用；输出信号可以影响板上的其它器件。 可编程逻辑器件配置接口-jtag 简而言之，ieee 1449.1 标准定义了一个串行协议。无论封装约束怎样，该协议都要求每个符合标准的器件上要有4个（也可以是5个）引脚。这些引脚定义了测试接入端口（tap），以便实现片上测试基础设施的操作，从而确保印刷电路板上的所有

14、器件安装正确并处于正确的位置，以及器件间的所有互连都与设计所描述的一致。 可编程逻辑器件配置接口-jtag jtag标准的信号包含： 1、tck：这是一个时钟信号，用于同步1149.1内部状态机操作。 2、tms：1149.1内部状态机模式选择信号。该信号在tck的上 升沿被采样，用来决定状态机的下一个状态。 3、tdi：1149.1数据输入引脚。当内部状态机处于正确状态时， 信号在tck的上升沿被采样，并被移入器件的测试或编程逻辑。 4、tdo：1149.1数据输出引脚。当内部状态机处于正确状态 时，该信号代表从器件测试或编程逻辑移出的数据位。 输出数 据在tck的下降沿有效。 5、trst

15、（可选）：1149.1异步复位引脚。当置低时，内部状态 机立即进入复位状态。 由于该引脚是可选的，而通常为器件增加 引脚会带来额外的成本，因此很少使用。 此外，内部状态机（如 标准所定义的）已经明确定义有同步复位机制。 可编程逻辑器件配置接口-jtag jtag模式下载结构图第10章 设计下载和调试-创建配置数据 在时序分析器中分析设计时序约束之后，需要创建配置数据。配置的比特流用于下载到目标器件或到prom编程文件中。第10章 设计下载和调试-配置属性xilinx系列prom产生配置数据的过程。为目标器件创建一个比特流，需要进行属性设置和运行配置，下面给出了该过程的步骤：1、右键单击gene

16、rate programming文件；2、如图10.6，选择属性（properties），打开属性对话框；3、单击startup options目录；4、将fgpa start-up clock选项中的cclk改为jtag clock；第10章 设计下载和调试-配置属性图10.6 fpga startup clock的属性设置第10章 设计下载和调试-配置属性 5、如图10.7，单击readback options目录；图10.7 readback属性选择第10章 设计下载和调试-配置属性6、将security属性改为enable readback and reconfiguration；7、

17、单击ok 应用所有新属性；8、在processes选项卡中，双击generate programming 文件来产生设计比特流；9、单击+展开generate programming 文件层级目录；10、浏览programming file generation报告，双击programming file generation报告。验证配置数据所设置的属性；第10章 设计下载和调试-创建prom文件 使用impact软件工具,需要比特流（bitstream）文件。通过prom对器件进行编程，必须使用impact来产生一个prom文件。impact接收包含一个或一个以上的配置比特流产生一个或一个以

18、上的prom文件。下面给出在impact软件工具中的配置步骤：1、创建prom文件；2、增加额外的比特流；3、产生额外的菊花链（daisy chains）；4、删除现有的比特流并重新产生，或这保存当前的prom配置文件；第10章 设计下载和调试-创建prom文件在impact中，创建prom文件过程如下：1、在processes 选项中, 双击位于generated programming 目录下的generate prom, ace,jtag文件；2、如图10.8，在welcome to impact 对话框中，选择prepare a prom file；图10.8 welcome to i

19、mpact界面第10章 设计下载和调试-创建prom文件3、单击next；4、如图10.9，在prepare prom files对话框中，设置如下参数值：图10.9 prepare prom file界面第10章 设计下载和调试-创建prom文件在 “i want to target a:”中, 选择 xilinx prom在prom file format中, 选择mcs在prom file name中,输入stopwatch15、单击next；6、在specify xilinx serial prom device对话框中, 选择auto select prom；7、单击next；第10

20、章 设计下载和调试-创建prom文件 8、如图10.10所示，在file generation summary 对话框中, 单击finish； 9、在in the add device file对话框中，单击ok并选择stopwatch.bit文件； 图10.10 指定prom芯片对话框第10章 设计下载和调试-创建prom文件 10、当被问到是否要为数据流加入其他设计文件时，单击no； 11、选择operations generate file，impact displays 显示与比特流文件关联的prom文件； 12、选择file close，关闭impact；第10章 设计下载和调试-下

21、载环境 当硬件已经设计完成后，就可以使用xilinx公司的impact工具进行设计的下载了。impact是一个文件生成和器件编程工具。impact通过几条并行电缆进行编程，包括平台电缆usb。impact可以创建bit文件，system ace文件，prom文件，svf/xsvf文件。第10章 设计下载和调试-下载环境 1、器件支持条件 impact软件支持以下器件： virtex/-e/-ii/-ii pro/4/5； spartan/-ii/-iie/xl/3/3e/3a； xc4000/e/l/ex/xl/xla/xv； coolrunnerxpla3/-ii；xc9500/xl/xv；

22、 xc18v00p； xcf00s； xcf00p第10章 设计下载和调试-下载环境 impact软件支持以下下载电缆： 1、并行电缆iv 并行电缆连接并口，可使从串和边界扫描功能更简便。 2、平台电缆usb 平台电缆连到usb口，可使从串和边界扫描功能更简便。 3、multipro电缆 multipro电缆连到并口，可使desktop configuration mode功能简化第10章 设计下载和调试-下载环境 impact软件支持以下配置模式： 1、boundary scan fpgas, cplds, and proms(18v00,xcfs,xcfp)； 2、slave serial

23、fpgas (virtex/-ii/-ii pro/e/4/5 and spartan/-ii/-iie/3/3e/3a)； 3、selectmapfpgas (virtex/-ii/-ii pro/e/4/5 and spartan/-ii/-iie/3/3e/3a)； 4、desktop fpgas (virtex/-ii/-ii pro/e/4/5 and spartan/-ii/-iie/3/3e/3a)；第10章 设计下载和调试-配置文件的生成 以前面几章所描述的秒表设计文件为例，需要具有以下文件： bit文件：一个二进制文件，包含属性头信息和配置数据； mcs文件：ascii文件，

24、包含prom配置信息； msk文件：二进制文件，包含与二进制文件类似的配置命令，含有掩模数据而非配置数据。该数据不被用来配置器件，但是用于验证。如果mask位为0，该位应该被验证。如果mask位为1，该位不被验证。该文件与bit文件一起生成。第10章 设计下载和调试-电缆连接 在启动impact之前，连接电缆的并口到计算机的并口上，连接电缆到spartan-3 starter kit demo板。确保板已被加电。第10章 设计下载和调试-启动软件 图10.11 从ise打开impact 下面介绍如何从ise启动impact软件，以及如何单机运行。从project navigator中打开imp

25、act。如图10.11所示，双击processes窗口的processes栏下的configure device (impact)。图10.11 从ise打开impact第10章 设计下载和调试-启动软件 需要注意的是，可以不通过ise工程打开impact。可以使用以下任一种方法： 1、windows操作系统下单击开始，所有程序，选择xilinx ise 9.2i accessories impact； 2、unix操作系统，在命令提示处键入impact；第10章 设计下载和调试-建立工程 当impact打开时，将会显示impact工程对话框。该对话框可以加载或者创建一个新的工程。下面给出创建

26、新工程的步骤：图10.12 创建一个impact工程第10章 设计下载和调试-建立工程 1、如图10.12所示，在impact工程对话框，选择create a new project (.ipf)； 2、单击browse按钮； 3、浏览project目录，在file name处输入stopmatch； 4、单击save； 5、单击ok； 通过上面的步骤，在impact中创建了一个新工程。第10章 设计下载和调试-使用jtag模式 边界扫描配置模式可以对含有jtag接口的器件执行边界扫描操作。这些器件可以是xilinx或非xilinx器件，只是非xilinx器件只可以进行有限的操作。为了执行操作

27、，电缆必须连接jtag引脚信号：tdi，tck，tms，以及tdo。第10章 设计下载和调试-使用jtag模式 如图10.13所示，打开impact之后，会提示用户指定预编程器件的配置模式。 选择边界扫描模式：选择configure devices using boundary-scan (jtag)，取消选中automatically connect to a cable and identify boundary-scan chain。图10.13 jtag下载界面第10章 设计下载和调试-使用jtag模式 需要注意的是，选择框提供输入一个边界扫描链选项，可以通过手工添加器件来创建。该选项

28、可以生成svf/xsvf编程文件。在允许的情况下，可以随时自动检测和初始化该链。 单击finish。 impact将通过器件传递数据，自动识别大小和边界扫描链的组成。任何支持的xilinx器件在impact中都将被识别和标记。其他器件将被标记为未知。该软件将高亮显示该链中所有器件，并提示用户分配一个配置文件或者bsdl文件。第10章 设计下载和调试-使用jtag模式 需要注意的是，如果没有关于选择配置模式或自动边界扫描模式的提示，那么在impact窗口右键单击，选择initialize chain。软件将会识别该链，判断到板上的连接是否工作。第10章 设计下载和调试-配置文件分配 如图10.1

29、4所示，初始化该链后，软件将会提示产生一个配置文件。图10.14 分配配置文件第10章 设计下载和调试-配置文件分配 配置文件用来编程器件，配置文件类型大体有以下几种： bitstream文件（*.bit,*.rbt,*.isc）用来配置fpga jedec文件（*.jed,*.isc）用来配置cpld。 prom文件（*.mcs,.exo,.hex,.tek）用来配置prom。第10章 设计下载和调试-配置文件分配 软件提示为第一个器件（xc3s200）选择一个配置文件，下面给出配置文件的分配过程和步骤： 1、从工程工作目录选择bit文件； 2、单击open，弹出一个警告状态，启动时钟已经变

30、成了jtagclk，然后单击ok； 需要注意的是，如果无法获得配置文件，可以用边界扫描文件（bsdl或bsd）文件代替。bsdl文件为软件提供了必要的边界扫描信息，从而使得器件可以获得边界扫描操作的一个子集。第10章 设计下载和调试-配置文件分配 3、为了让ise自动选择bsdl文件（无论是xilinx器件还是非xilinx器件），在assign new configuration file对话框中选择bypass。软件提示为第二个器件选择配置文件（xcf02s）。从工程工作目录选择mcs文件，单击open； 4、保存工程文件； 一旦链被描述，并且指派了配置文件，就可以保存impact工程文件

31、（ipf）。选择file save project as。出现save as对话框后，便可以存储工程文件到相应位置。重新打开impact时重新恢复该链，选择file open project，浏览ipf。第10章 设计下载和调试-参数设置 对边界扫描配置进行编辑，选择edit preferences。该选择打开如图10.15所示窗口。单击help，有关于该参数的详细描述。此处默认为缺省值，单击ok。图10.15 编辑参数第10章 设计下载和调试-执行jtag操作 可以一次对一个器件执行边界扫描操作。器件和应用到器件的配置文件的不同，导致可以执行的边界扫描操作也不同。右键单击该链中任一器件，可以

32、看见可选项的列表。选中一个器件，并对器件执行一种操作，链中所有其他器件自动自动放置在bypass或highz中，这取决于impact参数设置。执行操作，右键单击一个器件，选择其中的一个选项。找回器件id和运行编程选项来验证第一个器件，步骤如下：第10章 设计下载和调试-执行jtag操作 1、如图10.16所示，右键单击xc3s200器件，选择get device id。图10.16 xc3s200可以获得的边界扫描操作第10章 设计下载和调试-执行jtag操作 2、软件访问idcode，结果显示在图10.17的log窗口。右键单击xc3s200器件。 图10.17 xc3s200器件的编程选项

33、第10章 设计下载和调试-执行jtag操作 选择program。弹出图10.18所示的编程选项对话框。选择verify选项。verify选项使器件可以被回读，同时使用比bit文件更容易创建msk文件。单击ok，启动编程。需要注意的是，在program options对话框中的选项依所选择的器件而不同。图10.18 编程的进度条第10章 设计下载和调试-执行jtag操作 单击ok，编程操作开始，并显示操作状态窗口。同时，log窗口报告了所有正在被执行的操作。如图10.19所示，当编程操作完成后，一个大的蓝色消息框表明编程成功。图10.19 编程操作完成第10章 设计下载和调试-jtag诊断 1、

34、验证电缆连接 在边界扫描操作过程中发生错误，首先对电缆连接的建立进行验证，同时验证软件自动检测函数是否正在工作。如果已将电缆插入电路板和计算机，而连接仍未被建立，在impact窗口空白部分右键单击，选择cable auto connect 或者 cable setup。cable auto connect将强迫软件寻找连接的每个端口。cable setup能够选择电缆以及与该电缆相连的端口。当查找到连接，impact窗口底部将显示电缆连接类型，与电缆相连的端口，以及电缆速度。第10章 设计下载和调试-jtag诊断 2、验证链建立、验证链建立 如果在边界扫描操作过程中发生错误，验证链被正确的建立

35、，同时验证软件是否能和器件通讯。最简单的方式是初始化该链。在impact窗口右键单击，选择初始化链。软件将识别该链是否连接到电路板。图图10.20 调试调试jtag链链第10章 设计下载和调试-jtag诊断图10.20 调试jtag链第10章 设计下载和调试-jtag诊断 如果该链不可以初始化，可能是硬件没有被正确建立，或者电缆没有正确连接。如果链可以初始化，尝试执行简单操作。比如，尝试获得链中每个器件的器件id。如果可以完成此操作，则说明硬件被正确建立，电缆被正确连接。如图10.20所示，调试链也可以人工输入jtag命令。这可以用来测试命令和验证链是否被正确建立。 为使用该特性，在impac

36、t中选择debug start/stop debug chain。impact boundary-scan debug的使用帮助可以参见impact help（help help topics）。第10章 设计下载和调试-建立svf文件 本部分是可选的，前提是假设已经掌握“使用边界扫描配置模式”部分，并且已成功完成了板的编程。本部分中所有配置信息都写到svf文件。 impact支持三种格式的器件编程文件的建立，svf，xsvf，和stapl。如果正在使用的是第三方编程解决方案，那么需要自己手工建立boundary scan chain，然后创建一个器件编程文件。这些编程文件包含编程指令和配置数

37、据，ate机和嵌入式控制器在执行边界扫描操作时会使用到这些数据。通常不需要连接电缆，因为器件不需要执行任何操作。第10章 设计下载和调试-建立jtag产生svf文件 本部分必须已经完成前面章节的学习，并且jtag链已经被检测。下面介绍svf文件生成所需的jtag链建立过程： 1、选择output svf file create svf file来表明正在创建一个编程文件； 2、在create a new svf file对话框的file name域输入getid，单击save； 3、出现一个消息框，表明所有器件操作都会被指定到.svf文件内。单击ok；第10章 设计下载和调试-手工建立jtag

38、产生svf文件 如果已完成“使用边界扫描配置模式”，可以跳过本部分。boundary-scan chain可以手工被创建和修改，步骤为： 1、确保现在处于边界扫描模式（单击boundary-scan tab）可以一次添加一个器件； 2、在impact boundary-scan窗口的空白处右键单击，选择add xilinx device或add non-xilinx device。出现add device对话框，用户可以选择一个配置文件； 3、选择stopwatch.bit，然后单击open。该器件被添加到大指针所在的位置。为了在已存在的器件间添加一个器件，单击它们之间的连线，然后添加新器件。

39、重复2、3步，将stopwatch.mcs文件添加到链中第10章 设计下载和调试-写svf文件 写到svf文件与通过电缆执行边界扫描操作是一样的。右键单击器件，选择一种操作。任意数目的操作都可以写到svf文件中。以下将首先写第一个器件的id到编程文件，然后对第二个器件执行进一步的指令。图10.21 选择jtag模式 1、写器件id，如图10.21所示，右键单击第一个器件（xc3s200）。选择get device id。第10章 设计下载和调试-写svf文件 get device id操作是必须要执行的指令，之后写到文件中。 2、选择view view svf-stapl file查看结果。图

40、10.22显示了在执行完get device id操作之后，svf文件的内容；图10.21 选择jtag模式第10章 设计下载和调试-写svf文件图10.22 svf文件中从链中获得第一个器件的设备id部分第10章 设计下载和调试-写svf文件 写第二个器件的进一步的操作到svf文件的操作： 1、右键单击第二个器件（xcf02s）； 2、选择program； 3、在programming properties窗口中单击ok编程第二个器件所需的指令和配置数据被添加到svf文件。第10章 设计下载和调试-其它配置模式 1、从串行配置模式 从串行配置模式允许编程单个xilinx器件或者xilinx器件的一个串行链。使用从串行配置模式，双击configuration modes栏里的slave serial。 2、selectmap配置模式 对于impact，选择map配置模式可以使用户编程多达3个xilinx器件。通过调整cs管脚一次选择一个器件进行编程。为使用选择map配置模式，双击configuration modes栏里的selectmap。只有multipro电缆可以用于selectmap configuration。 注意：这些模式不能与sparta