EDA原理及VHDL实现第_第1页
EDA原理及VHDL实现第_第2页
EDA原理及VHDL实现第_第3页
EDA原理及VHDL实现第_第4页
EDA原理及VHDL实现第_第5页
已阅读5页，还剩47页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

该电子教案为一书的配套教学资源版权所有,不得用于其它商业用途 在Adding Source Files界面图6.5 新建工程的源文件窗口图6.6 新建文件窗口 IP核生成向导核生成向导实现约束文件实现约束文件 原理图原理图状态图状态图 仿真波形平台仿真波形平台 Verilog模块模块Verilog测试模块测试模块 VHDL模块模块VHDL库库VHDL包包VHDL测试模块测试模块 在线逻辑分析仪在线逻辑分析仪嵌入式处理嵌入式处理 新建文件向导窗口图6.8 ISE的文件编辑器界面 图6.9 IP选择界面图6.10 分布式IP核产生器设置界面图6.12 核生成器-分布式存储器生成器定制GUI界面

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论