第三章内部存储器

1、第三章 存储系统v 3.1 存储器概述存储器概述 v 3.2 SRAM存储器存储器v 3.3 DRAM存储器存储器v 3.4 只读存储器和闪速存储器只读存储器和闪速存储器v 3.5 并行存储器并行存储器v 3.6 Cache存储器存储器第第3章章 内部存储器内部存储器 3.1 3.1 存储器概述存储器概述 3.1.1 3.1.1 存储器分类存储器分类 3.1.2 3.1.2 存储器的分级结构存储器的分级结构 3.1.3 3.1.3 主存储器的技术指标主存储器的技术指标 半导体存储器半导体存储器磁表面存储器磁表面存储器存存储储器器分分类类按存储介质分按存储介质分 随机存储器随机存储器顺序存储器顺

2、序存储器按存取方式分按存取方式分 任何存储单元的内容都能被任何存储单元的内容都能被随机存取，且存取时间和存随机存取，且存取时间和存储单元的物理位置无关储单元的物理位置无关只能按某种顺序来存取，只能按某种顺序来存取，存取时间和存储单元的物存取时间和存储单元的物理位置有关理位置有关只读存储器只读存储器ROM随机读写存储器随机读写存储器RAM按存储内容可按存储内容可变性分变性分 半导体存储器半导体存储器磁表面存储器磁表面存储器易失性存储器易失性存储器非易失性存储器非易失性存储器按信息易失性按信息易失性分分 RAM磁表面存储器磁表面存储器主存储器主存储器辅助存储器辅助存储器高速缓冲高速缓冲存储器存储器

3、控制控制存储器存储器按在计算机系按在计算机系统中的作用分统中的作用分 局部性局部性v一个编写良好的计算机程序具有良好的局部性，倾一个编写良好的计算机程序具有良好的局部性，倾向于引用邻近于最近引用过的数据项，或者引用过向于引用邻近于最近引用过的数据项，或者引用过得数据项本身，这个特性称为局部性原理。得数据项本身，这个特性称为局部性原理。v局部性通常有两种不同形式：时间局部性和空间局局部性通常有两种不同形式：时间局部性和空间局部性。具有良好局部性的程序比局部性差的程序运部性。具有良好局部性的程序比局部性差的程序运行得更快。行得更快。v局部性原理允许计算机设计者通过引入局部性原理允许计算机设计者通过

4、引入“高速缓存高速缓存存储器存储器”的小而快速的存储器来保存最近呗引用的的小而快速的存储器来保存最近呗引用的指令和数据项，从而提高对主存的访问速度。指令和数据项，从而提高对主存的访问速度。Web浏览器将最近被引用的文档放在本地磁盘上，利用浏览器将最近被引用的文档放在本地磁盘上，利用的时间局部性。的时间局部性。二维数组访问二维数组访问行优先访问行优先访问vint sumarrayrows(int a)vint sum=0;vint m=a.length;vint n=a0.length;vfor(int i=0;im;i+)vfor(int j=0;jn;j+)vsum +=aij;vretur

5、n sum;v列优先访问列优先访问vint sumarraycols(int a)vint sum=0;vint m=a.length;vint n=a0.length;vfor(int j=0;jn;j+)vfor(int i=0;i 芯片的地址输入位数芯片的地址输入位数取一部分取一部分CPUCPU地址，送各芯片的地址线；地址，送各芯片的地址线；另一部分另一部分CPUCPU地址（高位地址），经译码器产生一地址（高位地址），经译码器产生一组片选信号，各芯片的片选端选用其中一个片选组片选信号，各芯片的片选端选用其中一个片选信号。信号。计算机组成原理计算机组成原理403 3字和位同时扩展字和位同时

6、扩展l当芯片的单元数和单元的数据位均不满足存储器的要当芯片的单元数和单元的数据位均不满足存储器的要求时需要进行求时需要进行字和位的同时扩展字和位的同时扩展。例：用例：用21142114芯片（芯片（1K1K4 4位）组成位）组成4K4K8 8位存储器。位存储器。解：所需芯片数：解：所需芯片数： 地址线：存储器地址线：存储器12位位A11A0；2114芯片芯片10位位A9A0 高两位地址高两位地址A11、A10用于选择芯片用于选择芯片 数据线：存储器数据线：存储器8位；芯片位；芯片4位。位。 两片两片2114的数据线分别连接的数据线分别连接D7D4和和 D3D0 将将21142114芯片分为芯片分

7、为4 4组，每组组，每组2 2片芯片。片芯片。 控制线：读写控制；控制线：读写控制； 片选片选由由高位地址高位地址经译码进行控制经译码进行控制（片）位位84K184K 4 4组芯片组芯片字和位同时扩展的连接方式：字和位同时扩展的连接方式： 各芯片的片内地址线、读各芯片的片内地址线、读/ /写控制线均对应地并接在地址和控制总线的写控制线均对应地并接在地址和控制总线的对应位上；对应位上； 由高位地址（由高位地址（n n位）译码产生位）译码产生2 2n n个片选信号，决定芯片分成个片选信号，决定芯片分成2 2n n个组；个组； 由数据线决定每组的芯片片数。由数据线决定每组的芯片片数。2:4译码译码器

8、器21142114211421142114CSCSCSCSCSCSCSCSD0D3D4D7A0A9A11A10R/W计算机组成原理计算机组成原理42存储器模块条存储器模块条 l存储器通常以插槽用模块条形式供应市场。这种模块条常称存储器通常以插槽用模块条形式供应市场。这种模块条常称为内存条，它们是在一个条状形的小印制电路板上，用一定为内存条，它们是在一个条状形的小印制电路板上，用一定数量的存储器芯片，组成一个存储容量固定的存储模块。数量的存储器芯片，组成一个存储容量固定的存储模块。 l内存条有内存条有30脚、脚、72脚、脚、100脚、脚、144脚、脚、168脚、脚、184脚、脚、240脚等多种形

9、式。脚等多种形式。 计算机组成原理计算机组成原理433.3.5 高级的DRAM结构 l1、FPM DRAM 快速页模式动态存储器快速页模式动态存储器 l2、CDRAM 带高速缓冲存储器（带高速缓冲存储器（cache）的动态存储器）的动态存储器 l3、SDRAM 同步型动态存储器同步型动态存储器 计算机组成原理计算机组成原理44FPM DRAMlFPM DRAM：快速页模式动态存储器，它是根据程序的局部性原理来实现的。读周期和写周期中，为了寻找一个确定的存储单元地址，首先由低电平的行选通信号/RAS确定行地址，然后由低电平的列选信号/CAS确定列地址。下一次寻找操作，也是由/RAS选定行地址，/

10、CAS选定列地址，依此类推。play计算机组成原理计算机组成原理45CDRAMlCDRAM带高速缓冲存储器（cache）的动态存储器，它是在通常的DRAM芯片内又集成了一个小容量的SRAM，从而使DRAM芯片的性能得到显著改进。如图所示出1M4位CDRAM芯片的结构框图，其中SRAM为5124位。如果连续的地址高11位相同，意味着属于同一行地址，那么连续变动的9位列地址就会使SRAM中相应位组连续读出，这称为猝发式读取。play计算机组成原理计算机组成原理46SDRAM同步型动态存储器l计算机系统中的CPU使用的是系统时钟，SDRAM的操作要求与系统时钟相同步，在系统时钟的控制下从CPU获得地

11、址、数据和控制信息。换句话说，它与CPU的数据交换同步于外部的系统时钟信号，并且以CPU/存储器总线的最高速度运行，而不需要插入等待状态。play计算机组成原理计算机组成原理473.3.6 DRAM主存读/写的正确性校验 lDRAM通常用做主存储器，其读写操作的正确性与可靠性至通常用做主存储器，其读写操作的正确性与可靠性至关重要。因此需进行正确性校验。关重要。因此需进行正确性校验。l正常的数据位上增加附加位，用于读正常的数据位上增加附加位，用于读/写操作正确性校验。增写操作正确性校验。增加的附加位也要同数据位一起写入加的附加位也要同数据位一起写入DRAM中保存。中保存。 奇偶校验码奇偶校验码海

12、明校验码海明校验码CRC校验码校验码3.43.4 只读存储器和闪速存储器只读存储器和闪速存储器 v3.4.13.4.1 只读存储器只读存储器ROMROMv3.4.23.4.2 FLASH FLASH存储器存储器3.4.13.4.1 只读存储器只读存储器v1.ROM1.ROM的分类的分类 只读存储器简称只读存储器简称ROM，它只能读出，不能写入。它的最，它只能读出，不能写入。它的最大优点是具有不易失性。大优点是具有不易失性。只读存储器只读存储器定义定义优点优点缺点缺点掩模式掩模式 数据在芯片制造过程中数据在芯片制造过程中就确定就确定 可靠性和集成可靠性和集成度高，价格便宜度高，价格便宜不能重写不

13、能重写一次编程一次编程 用户可自行改变产品中用户可自行改变产品中某些存储元某些存储元 可以根据用户可以根据用户需要编程需要编程只能一次性改只能一次性改写。已淘汰。写。已淘汰。多次编程多次编程 可以用紫外光照射或电可以用紫外光照射或电擦除原来的数据，然后擦除原来的数据，然后再重新写入新的数据再重新写入新的数据 可以多次改写可以多次改写ROM中的内容中的内容PROM EPROME2PROM 1. 1. 掩模掩模ROMROMv掩膜掩膜ROM的逻辑符号和内部逻辑框图的逻辑符号和内部逻辑框图 2. 2. 可编程可编程ROMROM v1)、EPROM -光擦除可编程只读存储器光擦除可编程只读存储器 v2)

14、、E2PROM -电擦除可编程只读存储器电擦除可编程只读存储器 紫外线照射擦除信息紫外线照射擦除信息3.4.2 FLASH存储器存储器 vFLASH存储器也翻译成闪速存储器，它是高密度非失易失存储器也翻译成闪速存储器，它是高密度非失易失性的读性的读/写存储器。写存储器。高密度意味着它具有巨大比特数目的存储容量。高密度意味着它具有巨大比特数目的存储容量。非易失性指存放的数据在没有电源时可以长期保存。非易失性指存放的数据在没有电源时可以长期保存。它既有它既有RAM的优点，又有的优点，又有ROM的优点，称得上是存储的优点，称得上是存储技术划时代的进展。技术划时代的进展。 vFLASH存储元是在存储元

15、是在EPROM存储元基础上发展起来的，由存储元基础上发展起来的，由此可以看出创新与继承的关系。此可以看出创新与继承的关系。v闪存（Flash Memory）是一种长寿命的非易失性（在断电情况下仍能保持所存储的数据信息）的存储器，数据删除不是以单个的字节为单位而是以固定的区块为单位。由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的BIOS（基本程序）、PDA（个人数字助理）、数码相机中保存资料等。v闪存卡大概有SmartMedia（SM卡）、Compact Flash（CF卡）、MultiMediaCard（MMC卡）、Secure Digital（SD卡）、Memory Sti

16、ck（记忆棒）、XD-Picture Card（XD卡）和微硬盘（MICRODRIVE）这些闪存卡虽然外观、规格不同，但是技术原理都是相同的。v闪速存储器中的存储元，由单个闪速存储器中的存储元，由单个MOS晶体管组成，除漏极晶体管组成，除漏极D和源极和源极S外，还有一个控制栅和浮空栅。外，还有一个控制栅和浮空栅。 写写0，就是要在控制栅，就是要在控制栅C上加正电压上加正电压 存储元擦除后原存储元擦除后原始状态全为始状态全为1 晶体管源极晶体管源极S加上正加上正电压电压 ，吸收浮空栅，吸收浮空栅中的电子，使全部中的电子，使全部存储元变成存储元变成1状态状态 FLASH存储器基本操作存储器基本操作

17、 读出电路检读出电路检测到有电流，测到有电流，表示存储元表示存储元中存中存1 控制栅加控制栅加上正电压上正电压 56FLASH存储器的阵列结构存储器的阵列结构 在某一时间只有一条行选择线被激活。在某一时间只有一条行选择线被激活。 57 目前市场上常见的目前市场上常见的FLASH存储器：存储器： U盘盘 CF卡卡 SM卡卡 SD/MMC卡卡 记忆棒记忆棒 3.5 3.5 并行存储器并行存储器 3.5.1 3.5.1 双端口存储器双端口存储器 空间并行技术空间并行技术 3.5.2 3.5.2 多模块交叉存储器多模块交叉存储器 时间并行技术时间并行技术3.5.1 3.5.1 双端口存储器双端口存储器

18、 v1. 1.双端口存储器的逻辑结构双端口存储器的逻辑结构 双端口存储器是指同一个存储器具有两组相互独双端口存储器是指同一个存储器具有两组相互独立的读写控制线路立的读写控制线路,是一种高速工作的存储器。是一种高速工作的存储器。 v2. 2.无冲突读写控制无冲突读写控制当两个端口的地址不相同时，在两个端口上进行当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。读写操作，一定不会发生冲突。v3. 3.有冲突的读写控制有冲突的读写控制 当两个端口同时存取存储器同一存储单元时，便发生读当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了写冲突。为解决此问题

19、，特设置了BUSY标志。标志。3.5.23.5.2多模块交叉存储器多模块交叉存储器 v1. 1.存储器的模块化组织存储器的模块化组织 交叉方式交叉方式某个模块进行存取时，其他模块不工作。某个模块进行存取时，其他模块不工作。某一模块出现故障时，其他模块可照常工作。某一模块出现故障时，其他模块可照常工作。通过增添模块来扩充存储器容量比较方便。通过增添模块来扩充存储器容量比较方便。各模块串行工作，存储器的带宽受到了限制。各模块串行工作，存储器的带宽受到了限制。地址码的低位字段经过译码选择不同的模地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。块，而高位字段指向相应模块内的存

20、储字。对连续字的成块传送可实现多模块流水式对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。并行存取，大大提高存储器的带宽。设存储容量为设存储容量为32字，分成字，分成M0M3共四个模块，每个模块共四个模块，每个模块8个字个字 play63 2.多模块交叉存储器的基本结构 四模块交叉存储器结构框图四模块交叉存储器结构框图流水线方式存取示意图流水线方式存取示意图若存取周期是若存取周期是T，总线传送周期是，总线传送周期是,存储器的交叉模块数为存储器的交叉模块数为m， 则则T=m。 T/称为交叉存取度。称为交叉存取度。要求：模块数要求：模块数 T/。交叉存储器连续读取交叉存储器连续

21、读取n个字所需的时间为：个字所需的时间为： t1=T+(n-1)顺序方式存储器连续读取顺序方式存储器连续读取n个字所需时间为：个字所需时间为： t2=nTt字 模块W4 M0W3 M3W2 M2W1 M1W0 M0T playv【例例3.5】 设存储器容量为设存储器容量为32字，字长字，字长64位，模块数位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为数据总线宽度为64位，总线传送周期位，总线传送周期=50ns。若连续读出。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少个字，问顺序存储器和交叉存储器的

22、带宽各是多少? 带宽带宽=单位时间里存储器所存取的信息量单位时间里存储器所存取的信息量【解解】连续读出连续读出4个字的信息总量是：个字的信息总量是： q464位位256b 顺序存储器所需时间顺序存储器所需时间： t2=nT4200ns810-7s 连续读出连续读出4个字，交叉存储器所需时间：个字，交叉存储器所需时间： t1=T+(n-1)200350350ns3.510-7s 交叉存储器的带宽为：交叉存储器的带宽为： W1q/t1256b(3.510-7s)730Mb/s 顺序存储器的带宽为顺序存储器的带宽为 W2q/t2256b(810-7s)320Mb/sv二模块交叉存储器的实例二模块交叉

23、存储器的实例D31D31D24D24D23D23D16D16D15D15D8D8D7D7D0D0A2A20 0A2A21 1A A2020 A A1212A A1111 A A3 3playv二模块交叉存储器中的零等待存取二模块交叉存储器中的零等待存取playv基本原理基本原理按按内容内容寻址的存储器。寻址的存储器。v特点特点存取快，但容量小。存取快，但容量小。v用途用途Cache行地址、段页管理中的快表。行地址、段页管理中的快表。相联存储器相联存储器 3.63.6 Cache Cache存储器存储器v3.6.13.6.1 cache cache基本原理基本原理v3.6.23.6.2 主存与主

24、存与cachecache的地址映射的地址映射v3.6.33.6.3 替换策略替换策略v3.6.43.6.4 cache cache的写操作策略的写操作策略v3.6.53.6.5 奔腾奔腾PCPC机的机的cachecache3.6.13.6.1 cache cache基本原理基本原理vCache的功能的功能目的：解决目的：解决CPU和主存之间和主存之间速度速度不匹配的问题。不匹配的问题。容量：在主存容量：在主存几百几百MB情况下，设置情况下，设置几百几百KB。硬件：硬件：SRAM。管理：管理：全硬件全硬件实现。对用户透明。实现。对用户透明。位置：位置：2. cache2. cache的基本原理的

25、基本原理 vCacheCache由存储体（由存储体（SRAMSRAM）、相联存储表、管理逻辑组成。）、相联存储表、管理逻辑组成。vCPUCPU与与cachecache之间的数据交换以之间的数据交换以字字为单位为单位vCacheCache与主存间的数据传送以与主存间的数据传送以数据块数据块为单位为单位v一个块一个块(Block)(Block)由若干字组成由若干字组成play3.Cache3.Cache的命中率的命中率v命中率命中率（Hit RateHit Rate）：h=NcNc +Nm cache/cache/主存系统的平均访问时间主存系统的平均访问时间t ta a： ta=htc+(1-h)

26、tm tc命中时的命中时的cache访问时间访问时间 tm未命中时的未命中时的主存访问时间主存访问时间h命中率命中率Nccache完成存取的总次数完成存取的总次数Nm主存完成存取的总次数主存完成存取的总次数设设r=tm/tc表示主存慢于表示主存慢于cache的倍率，的倍率，e表示访问效率表示访问效率tce=ta=tchtc+ (1-h)tm=1r+ (1-r)h【例例3.6】CPU执行一段程序时，执行一段程序时，cache完成存取的次数完成存取的次数为为1900次，主存完成存取的次数为次，主存完成存取的次数为100次，已知次，已知cache存取周期为存取周期为50ns，主存存取周期为，主存存取

27、周期为250ns，求，求cache/主主存系统的效率和平均访问时间。存系统的效率和平均访问时间。【解解】命中率：命中率： h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 平均访问时间：平均访问时间：ta=htc+(1-h)tm=60ns 访问效率：访问效率：e=tc/ta=50/60=83.3%Cache结构vCacheCache的数据块称为的数据块称为行行用用Li表示，其中表示，其中i=0,1,m-1，共有，共有m行行v主存的数据块称为主存的数据块称为块块（BlockBlock）用用Bj表示，其中表示，其中j=0,1,n-1，共有，共有n块块v行与块是等长的，包含行与块是

28、等长的，包含k=2k=2w w个主存字个主存字字是字是CPU每次访问存储器时可存取的最小单位每次访问存储器时可存取的最小单位 标记标记 内容（字）内容（字）Cache： 块号块号 内容（字）内容（字）内存地址内存地址：3.6.2 3.6.2 主存与主存与CacheCache的地址映射的地址映射v地址映射即是把主存地址定位到地址映射即是把主存地址定位到cachecache中。中。 v全相联映全相联映射射(fully associative mapping)可以将一个主存块存储到任意一个可以将一个主存块存储到任意一个Cache行行v直接映直接映射射(direct mapping)将一个主存块存储到

29、唯一的一个将一个主存块存储到唯一的一个Cache行行v组相联映组相联映射射(set associative mapping)可以将一个主存块存储到唯一的一个可以将一个主存块存储到唯一的一个Cache组中任组中任意一个行意一个行直接映射、直接映射、2/4/82/4/8路组相联映射使用较多路组相联映射使用较多全相联映射全相联映射v主存的一个块直接拷贝到主存的一个块直接拷贝到cache中的任意一行上中的任意一行上v优点：命中率较高，优点：命中率较高，Cache的存储空间利用率高的存储空间利用率高v缺点：线路复杂，成本高，速度低缺点：线路复杂，成本高，速度低全相联映射全相联映射全相联映射的检索过程全相

30、联映射的检索过程play直接映射直接映射v多对一的映射关系，但一个主存块只能拷贝到多对一的映射关系，但一个主存块只能拷贝到cache的一个的一个特定行位置上去。特定行位置上去。vcache的行号的行号i和主存的块号和主存的块号j有如下函数关系：有如下函数关系：i=j mod m（m为为cache中的总行数）中的总行数）v优点：硬件简单，容易实现优点：硬件简单，容易实现v缺点：命中率低，缺点：命中率低， Cache的存储空间利用率低的存储空间利用率低直接映射直接映射直接映射的检索过程直接映射的检索过程play冲突不命中Float dotprod(float x8 ,float y8)Float

31、sum=0.0;Int i;For(int i=0;i8;i+)sum +=xi*yi;Return sum；假设浮点数是4个字节，从地址0开始的32字节连续存储器，y紧跟在x之后，从32地址开始。假设块16个字节，高速缓存器由两个组组成，高速缓存整个大小32字节。元素元素地址地址索引索引元素元素地址地址索引索引X000y0320X140y1360X280y2400X3120y3440X4161y4481X5201y5521X6241y6561X7281y7601元素元素地址地址索引索引元素元素地址地址索引索引X000y0481X140y1521X280y2561X3120y3601X4161

32、y4640X5201y5680X6241y6720X7281y7760修正抖动：一个简单的方法是在每个数组的结尾放字节填充。将x 定义为float x12。组相联映射组相联映射v将将cache分成分成u组，每组组，每组v行，主存块存放到哪个组是固定的，行，主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数关系：至于存到该组哪一行是灵活的，即有如下函数关系：muv 组号组号qj mod u v组间采用直接映射，组内为全相联组间采用直接映射，组内为全相联v硬件较简单，速度较快，命中率较高硬件较简单，速度较快，命中率较高组相联方式中若每组行数为组相联方式中若每组行数为v，常称之为，

33、常称之为v路组相联路组相联cache。组相联映射组相联映射组相联映射的检索过程组相联映射的检索过程play3.6.3 3.6.3 替换策略替换策略v替换问题替换问题新主存块要进入新主存块要进入Cache，决定替换哪个原主存块，决定替换哪个原主存块直接映射，只能替换唯一的一个直接映射，只能替换唯一的一个Cache行行全相联和组相联，需要选择替换策略（算法）全相联和组相联，需要选择替换策略（算法）1. 最不经常使用算法最不经常使用算法(LFU: least-frequently used) 替换使用次数最少的块替换使用次数最少的块2. 近期最少使用算法近期最少使用算法(LRU: least-rec

34、ently used) 替换最久没有被使用的块替换最久没有被使用的块3. 随机法随机法(random) 随意选择被替换的块，不依赖以前的使用情况随意选择被替换的块，不依赖以前的使用情况每行设置一个计数器。从每行设置一个计数器。从0 0开始计数，开始计数，每访问一次，每访问一次， 被访行的计数器增被访行的计数器增1 1。当。当需要替换时，将计数值最小的行换出，需要替换时，将计数值最小的行换出，同时将这些行的计数器都清零。同时将这些行的计数器都清零。每行也设置一个计数器，每行也设置一个计数器，cachecache每命每命中一次，命中行计数器清零，其它中一次，命中行计数器清零，其它各行计数器增各行计

35、数器增1 1。当需要替换时，将。当需要替换时，将计数值最大的行换出。计数值最大的行换出。3.6.4 cache3.6.4 cache的写操作策略的写操作策略v写入策略写入策略解决主存内容的更新问题，保持正确解决主存内容的更新问题，保持正确写回法写回法(write back)(write back) 只写入只写入CacheCache，在被替换时才写回主存，在被替换时才写回主存全写法全写法(write through) (write through) 写入写入CacheCache的同时也写入主存的同时也写入主存写一次法写一次法 写命中与写未命中的处理方法与写命中与写未命中的处理方法与写回法写回法基本相基本相同，只是第一