第四章 存储器

1、上节课内容回顾 总线的基本概念总线的基本概念：各个部件共享的传输介质各个部件共享的传输介质 总线的分类总线的分类：按传输方式、传输位数、连接：按传输方式、传输位数、连接部件、传输信息部件、传输信息 总线特性总线特性：机械特性、电气特点、功能特性、：机械特性、电气特点、功能特性、时间特性时间特性 性能指标性能指标：总线宽度、总线带宽、时钟同步：总线宽度、总线带宽、时钟同步/ /异步、总线复用、信号线数、控制方式及其异步、总线复用、信号线数、控制方式及其它它上节课内容回顾 总线标准总线标准：ISA、EISA、VESA、PCI、AGP、USB、RS-232C 总线结构总线结构：单总线结构和多种线结构

2、：单总线结构和多种线结构 总线判优控制总线判优控制：集中式（链式、定时查询：集中式（链式、定时查询和独立请求）和分布式和独立请求）和分布式上节课内容复习 总线通信控制总线周期的4个阶段 申请分配阶段、寻址阶段、传输阶段、结束阶段通信控制四种方式 同步通信、异步通信、半同步通信、分离式通信4.24.2主主存存储储器器第第章章 存存 储储 器器知识点知识点：介绍主存储器的分类、工作原理、组成方式以及介绍主存储器的分类、工作原理、组成方式以及与其它部件的联系，还介绍了高速缓冲存储器、磁与其它部件的联系，还介绍了高速缓冲存储器、磁表面存储器等的基本组成和工作原理，使读者真正表面存储器等的基本组成和工作

3、原理，使读者真正建立起如何用不同的存储器组成具有层次结构的存建立起如何用不同的存储器组成具有层次结构的存储系统的概念。储系统的概念。重点重点：1 1）存储系统层次结构的概念，了解）存储系统层次结构的概念，了解CacheCache主存和主存和主存主存 辅存层次的作用，以及程序访问的局部性原辅存层次的作用，以及程序访问的局部性原理与存储系统层次结构关系。理与存储系统层次结构关系。2 2）各类存储器（主存、）各类存储器（主存、CacheCache、磁表面存储器）的、磁表面存储器）的工作原理及技术指标。工作原理及技术指标。3 3）半导体存储芯片的外特性以及与）半导体存储芯片的外特性以及与CPUCPU的

4、连接。的连接。第第章章 存存 储储 器器难点难点：1 1）由于不同的存储芯片其基本单元电路是不同的，）由于不同的存储芯片其基本单元电路是不同的，要在本质上理解其读写原理，提高对硬件电路的要在本质上理解其读写原理，提高对硬件电路的“读图读图”能力和分析能力。能力和分析能力。 2 2）在设计存储芯片与）在设计存储芯片与CPUCPU连接电路时，关键在于存连接电路时，关键在于存储芯片选片逻辑的确定，要综合应用电路知识，结储芯片选片逻辑的确定，要综合应用电路知识，结合存储芯片的外特性，合理选用芯片，准确画出存合存储芯片的外特性，合理选用芯片，准确画出存储芯片与储芯片与CPUCPU的连接图。的连接图。3

5、3）不同的）不同的CacheCache主存地址映像，直接影响主存地主存地址映像，直接影响主存地址字段分配及替换策略和命中率。址字段分配及替换策略和命中率。第第章章 存存 储储 器器4.1 4.1 概述概述4.2 4.2 主存储器主存储器4.3 4.3 高速缓冲存储器高速缓冲存储器4.4 4.4 辅助存储器辅助存储器4.1.1 4.1.1 存储器分类存储器分类1. 1. 按存储介质分类按存储介质分类(1) (1) 半导体存储器半导体存储器(2) (2) 磁表面存储器磁表面存储器(3) (3) 磁芯存储器磁芯存储器(4) (4) 光盘存储器光盘存储器易失易失TTL TTL 、MOSMOS磁头、载磁

6、体磁头、载磁体硬磁材料、环状元件硬磁材料、环状元件激光、磁光材料激光、磁光材料非非易易失失体积小，功耗小，存取时间短体积小，功耗小，存取时间短电源消失，信息丢失电源消失，信息丢失4.14.1概概述述4.1.1 4.1.1 存储器分类存储器分类(1) (1) 存取时间与物理地址无关（随机访问）存取时间与物理地址无关（随机访问） 顺序存取存储器顺序存取存储器 磁带磁带2. 2. 按存取方式分类按存取方式分类(2) (2) 存取时间与物理地址有关（串行访问）存取时间与物理地址有关（串行访问） 随机存储器随机存储器 只读存储器只读存储器 直接存取存储器直接存取存储器 磁盘磁盘在程序的执行过程中在程序的

7、执行过程中 可可读读可可写写在程序的执行过程中在程序的执行过程中 只只 读读4.14.1概概述述4.1.1 4.1.1 存储器分类存储器分类磁盘、磁带、光盘磁盘、磁带、光盘 高速缓冲存储器（高速缓冲存储器（CacheCache）Flash MemoryFlash Memory存存储储器器主存储器主存储器辅助存储器辅助存储器MROMMROMPROMPROMEPROMEPROMEEPROMEEPROMRAMRAMROMROM静态静态 RAMRAM动态动态 RAMRAM3. 3. 按在计算机中的作用分类按在计算机中的作用分类4.14.1概概述述4.1.2 4.1.2 存储器的层次结构存储器的层次结构

8、高高低低小小大大快快慢慢辅存辅存寄存器寄存器缓存缓存主存主存磁盘磁盘光盘光盘磁带磁带光盘光盘磁带磁带速度速度容量容量 价格价格 位位1. 1. 存储器三个主要特性的关系存储器三个主要特性的关系CPUCPU主机主机4.14.1概概述述4.1.2 4.1.2 存储器的层次结构存储器的层次结构缓存缓存CPUCPU主存主存辅存辅存2. 2. 缓存缓存 主存层次和主存主存层次和主存 辅存层次辅存层次缓存缓存主存主存辅存辅存主存主存虚拟存储器虚拟存储器10 10 nsns20 20 nsns200 200 nsnsmsms虚地址虚地址逻辑地址逻辑地址实地址实地址物理地址物理地址主存储器主存储器（速度）（速

9、度）（容量）（容量）4.14.1概概述述4.2.14.2.1 概述概述1. 1. 主存的基本组成主存的基本组成存储体存储体驱动器驱动器译码器译码器MARMAR控制电路控制电路读读写写电电路路MDRMDR地址总线地址总线数据总线数据总线读读写写存储器的核心，是存储单元的集合体，而存存储器的核心，是存储单元的集合体，而存储单元又是由若干个记忆单元组成的。储单元又是由若干个记忆单元组成的。将地址总线输入的地址码转换成与之将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平，以对应的译码输出线上的有效电平，以表示选中某一存储单元。表示选中某一存储单元。提供驱动电流去驱动相应的读提供驱动电流去驱

10、动相应的读/写电路，写电路，完成对被选中存储单元的读完成对被选中存储单元的读/写操作。写操作。完成被选中存储单元完成被选中存储单元中各位的读出和写入中各位的读出和写入操作。操作。读读/ /写操作在控制器写操作在控制器控制下进行，即必须控制下进行，即必须在接收到来自控制器在接收到来自控制器的的读读/ /写命令写命令或或写允写允许信号许信号后，才能实现后，才能实现正确的读正确的读/ /写操作。写操作。4.24.2主主存存储储器器4.2.14.2.1 概述概述2. 2. 主存和主存和 CPU CPU 的联系的联系MDRMARCPU主主 存存读读数据总线数据总线地址总线地址总线写写4.24.2主主存存

11、储储器器4.2.14.2.1 概述概述 高位字节高位字节 地址为字地址地址为字地址 低位字节低位字节 地址为字地址地址为字地址设地址线设地址线 24 24 根根按按 字节字节 寻址寻址按按 字字 寻址寻址若字长为若字长为 16 16 位位按按 字字 寻址寻址若字长为若字长为 3232 位位字地址字地址字节地址字节地址111110109 98 87 76 65 54 43 32 21 10 08 84 40 0字节地址字节地址字地址字地址4 45 52 23 30 01 14 42 20 03. 3. 主存中存储单元地址的分配主存中存储单元地址的分配2 22424 = 16 = 16 M M8

12、8 M M4 4 M M4.24.2主主存存储储器器4.2.14.2.1 概述概述(2) (2) 存储速度存储速度4. 4. 主存的技术指标主存的技术指标(1) (1) 存储容量存储容量(3) (3) 存储器的带宽存储器的带宽主存主存 存放二进制代码的总位数存放二进制代码的总位数 读出时间读出时间 写入时间写入时间 存储器的存储器的 访问时间访问时间 存取时间存取时间 存取周期存取周期 读周期读周期 写周期写周期 连续两次独立的存储器操作连续两次独立的存储器操作（读或写）所需的（读或写）所需的 最小间隔时间最小间隔时间 位位/ /秒秒带宽每个周期存储位数带宽每个周期存储位数/ /周期周期4.2

13、4.2主主存存储储器器4.2.2 4.2.2 半导体存储芯片简介半导体存储芯片简介芯片容量芯片容量1. 1. 半导体存储芯片的基本结构半导体存储芯片的基本结构译译码码驱驱动动存存储储矩矩阵阵读读写写电电路路1 1K K4 4位位1616K K1 1位位8 8K K8 8位位片选线片选线读读/ /写控制线写控制线地地址址线线数数据据线线地址线地址线（单向）（单向）数据线数据线（双向）（双向）10104 414141 113138 84.24.2主主存存储储器器4.2.2 4.2.2 半导体存储芯片简介半导体存储芯片简介1. 1. 半导体存储芯片的基本结构半导体存储芯片的基本结构译译码码驱驱动动存

14、存储储矩矩阵阵读读写写电电路路片选线片选线读读/ /写控制线写控制线地地址址线线数数据据线线片选线片选线读读/ /写控制线写控制线（低电平写（低电平写 高电平读）高电平读）（允许读）（允许读）CSCSCECEWEWE（允许写）（允许写）WEWEOEOE4.24.2主主存存储储器器4.2.2 4.2.2 半导体存储芯片简介半导体存储芯片简介存储芯片片选线的作用存储芯片片选线的作用用用 16 16K K1 1位位 的存储芯片组成的存储芯片组成 64 64K K8 8位位 的存储器的存储器 3232片片当地址为当地址为 65 535 65 535 时，此时，此 8 8 片的片选有效片的片选有效 8

15、8片片1616K K 1 1位位 8 8片片1616K K 1 1位位 8 8片片1616K K 1 1位位 8 8片片1616K K 1 1位位4.24.2主主存存储储器器4.2.2 4.2.2 半导体存储芯片简介半导体存储芯片简介0,00,015,015,015,715,70,70,7 读读/ /写控制电路写控制电路 地地址址译译码码器器 字线字线0 0151516168 8矩阵矩阵0 07 7D D0 07 7D D 位线位线 读读 / / 写选通写选通A A3 3A A2 2A A1 1A A0 02. 2. 半导体存储芯片的译码驱动方式半导体存储芯片的译码驱动方式(1) (1) 线线

16、选选法法0 00 00 00 00,00,00,70,70 00 07 7D D0 07 7D D 读读 / / 写写选通选通 读读/ /写控制电路写控制电路 结构简单，适合小容量结构简单，适合小容量4.24.2主主存存储储器器4.2.2 4.2.2 半导体存储芯片简介半导体存储芯片简介2. 2. 半导体存储芯片的译码驱动方式半导体存储芯片的译码驱动方式( (2) 2) 重重合合法法A A3 3A A2 2A A1 1A A0 0A A4 40,310,310,00,031,031,031,3131,31 Y Y 地址译码器地址译码器 X X地地址址译译码码器器 323232 32 矩阵矩阵A

17、 A9 9I/OI/OA A8 8A A7 7A A5 56 6A AY Y0 0Y Y3131X X0 0X X3131读读/ /写写0 00 00 00 00 00 00 00 00 00 00,00,031,031,00,310,31I/OI/O0,00,0读读4.24.2主主存存储储器器4.2.34.2.3 随机存取存储器随机存取存储器 ( (RAM)RAM)l 随机存取存储器按工艺分随机存取存储器按工艺分双极型半导体存储器和双极型半导体存储器和MOSMOS半导半导体存储器两种。在体存储器两种。在MOSMOS半导体存储器中，根据存储信息机构半导体存储器中，根据存储信息机构的原理不同，又

18、分为静态的原理不同，又分为静态MOSMOS存储器和动态存储器和动态MOSMOS存储器。在存储器。在构成大容量主存时，一般选择动态构成大容量主存时，一般选择动态RAMRAM。 l SRAMSRAM：利用双稳态触发器来保存信息，只要不断电，信息利用双稳态触发器来保存信息，只要不断电，信息不会丢失，因为其不需要进行动态刷新，故称为不会丢失，因为其不需要进行动态刷新，故称为“静态静态”存储器。存储器。l DRAMDRAM：利用利用MOSMOS电容存储电荷来保存信息，使用时需要给电容存储电荷来保存信息，使用时需要给电容充电才能使信息保持，即要定期刷新。电容充电才能使信息保持，即要定期刷新。4.24.2主

19、主存存储储器器4.2.34.2.3 随机存取存储器随机存取存储器 ( (RAM)RAM) 1. 1. 静态静态 RAM (SRAM) RAM (SRAM) (1) (1) 静态静态 RAM RAM 基本电路基本电路A A 触发器非端触发器非端1 1T T4 4T T触发器触发器5 5T TT T6 6、行开关行开关7 7T TT T8 8、列开关列开关7 7T TT T8 8、一列共用一列共用A A 触发器原端触发器原端T T1 1 T T4 4T T5 5T T6 6T T7 7T T8 8A A A A写放大器写放大器写放大器写放大器D DININ写选择写选择读选择读选择D DOUTOUT

20、读放读放位线位线A A位线位线A A 列地址选择列地址选择行地址选择行地址选择T T1 1 T T4 44.24.2主主存存储储器器4.2.34.2.3 随机存取存储器随机存取存储器 ( (RAM)RAM)A T1 T4T5T6T7T8A写放大器写放大器写放大器写放大器DIN写选择写选择读选择读选择读放读放位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择DOUT 静态静态 RAM 基本电路的基本电路的 读读 操作操作 行选行选 T5、T6 开开T7、T8 开开列选列选读放读放DOUTVAT6T8DOUT读选择有效读选择有效4.24.2主主存存储储器器4.2.34.2.3 随机存取

21、存储器随机存取存储器 ( (RAM)RAM)T1 T4T5T6T7T8A ADIN位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择写放写放写放写放读放读放DOUT写选择写选择读选择读选择 静态静态 RAM 基本电路的基本电路的 写写 操作操作 行选行选T5、T6 开开 两个写放两个写放 DIN列选列选T7、T8 开开（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7写选择有效写选择有效T1 T44.24.2主主存存储储器器4.2.34.2.3 随机存取存储器随机存取存储器 ( (RAM)RAM) (2) 静态静态 RAM 芯片举例芯片举例 Intel 2114

22、 外特性外特性存储容量存储容量1K4 位位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel 21144.24.2主主存存储储器器 Intel 2114 RAM 矩阵矩阵 (64 64) 读读A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS第一组第一组第二组第二组第三组第三组第四组第四组150311647326348150311647326348读写电路读写电路读

23、写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS第一组第一组第二组第二组第三组第三组第四组第四组0000000000 Intel 2114 RAM 矩阵矩阵 (64 64) 读读第一组第一组第二组第二组第三组第三组第四组第四组150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000 Intel 2114 RAM 矩阵矩阵 (

24、64 64) 读读150311647326348第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列

25、列地地址址译译码码I/O1I/O2I/O3I/O4WECS00000000001503116473263480164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读0163248CSWE150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读15

26、031164732634801632480000000000150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读15031164732634801632480164832150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路01630

27、15行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读1503116473263480163248读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0164832150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000第一组第一组第二组第二组第

28、三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读1503116473263480163248读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0164832I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A9150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64)

29、 写写150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS第一组第一组第二组第二组第三组第三组第四组第四组0000000000 Intel 2114 RAM 矩阵矩阵 (64 64) 写写第一组第一组第二组第二组第三组第三组第四组第四组150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/

30、O3I/O4WECS0000000000 Intel 2114 RAM 矩阵矩阵 (64 64) 写写150311647326348第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 写写150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码I/O1I/O2I/O3I/O4WECS0000000000150311647326348WECS0164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 211

31、4 RAM 矩阵矩阵 (64 64) 写写I/O1I/O2I/O3I/O4WECS150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码0000000000150311647326348I/O1I/O2I/O3I/O40164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 写写I/O1I/O2I/O3I/O4WECS150311647326348150311647326348读写电路读写电路读写电路读写电路读

32、写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码0000000000150311647326348I/O1I/O2I/O3I/O4读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 写写I/O1I/O2I/O3I/O4WECS150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码00000000001503

33、11647326348I/O1I/O2I/O3I/O4读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 写写I/O1I/O2I/O3I/O4150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码WECS0000000000150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路I/O1I/O2I/O3I

34、/O40164832第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 写写I/O1I/O2I/O3I/O4150311647326348150311647326348读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路0163015行行地地址址译译码码列列地地址址译译码码WECS0000000000150311647326348I/O1I/O2I/O3I/O4读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路01632480164832ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效

35、数据稳定数据稳定高阻高阻 (3) 静态静态 RAM 读读 时序时序 tAtCOtOHAtOTDtRC片选有效片选有效读周期读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的数据维持时间数据维持时间ACSWEDOUTDIN (4) 静态静态 RAM (2114) 写写 时序时序 tWCtWtAWtDWtDHtWR写周期写周期 t tWCWC 地址有效地址有效下一次地址有下一

36、次地址有效效写时间写时间 t tW W 写命令写命令 WEWE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDWDW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间4.24.2主主存存储储器器上节课内容复习 存储器分类 存储介质、存取方式、在计算机中分类 存储器的层次结构 缓存主存 主存辅存 主存存储单元地址的分配、主存的技术指标、 半导体存储芯片的基本结构、存储芯片的译码方式（线选和重合）DD预充电信号预充电信号读选择线读选

37、择线写数据线写数据线写选择线写选择线读数据线读数据线VCgT4T3T2T11 (1) 动态动态 RAM 基本单元电路基本单元电路 2. 2. 动态动态 RAM ( DRAM )RAM ( DRAM )读出与原存信息相反读出与原存信息相反读出时数据线有电流读出时数据线有电流 为为 “1”数据线数据线CsT字线字线DDV0 10 11 0写入与输入信息相同写入与输入信息相同写入时写入时 CS 充电充电 为为 “1” 放电放电 为为 “0”T3T2T1T无电流无电流有电流有电流4.24.2主主存存储储器器单元单元电路电路读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选

38、择线写选择线写选择线D行行地地址址译译码码器器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0 (2) (2) 动态动态 RAM RAM 芯片举例芯片举例 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 读读00000000000D0 0单元单元电路电路读读 写写 控控 制制 电电 路路4.24.2主主存存储储器器A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A

39、0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写11111 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行

40、行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线011111 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线00100011111 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列

41、 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0111111010001 1 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0D11111010001 三管动态三管动态 R

42、AM 芯片芯片 (Intel 1103) 写写A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0D11111010001 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写读读 写写 控控 制制 电电 路路A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器0011

43、3131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0D11111010001 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写读读 写写 控控 制制 电电 路路A9A8A7A6A5读读 写写 控控 制制 电电 路路列列 地地 址址 译译 码码 器器读选择线读选择线写选择线写选择线D单元单元电路电路行行地地址址译译码码器器00113131131A4A3A2A1A0刷新放大器刷新放大器写写数数据据线线读读数数据据线线0D11111010001 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写读读 写写 控控 制制 电电 路路时

44、序与控制时序与控制 行时钟行时钟列时钟列时钟写时钟写时钟 WERASCAS A6A0存储单元阵列存储单元阵列基准单元基准单元行行译译码码列译码器列译码器再生放大器再生放大器列译码器列译码器读读出出放放大大基准单元基准单元存储单元阵列存储单元阵列行行译译码码 I/O缓存器缓存器数据输出数据输出驱动驱动数据输入数据输入寄存器寄存器 DINDOUT行地址行地址缓存器缓存器列地址列地址缓存器缓存器 单管动态单管动态 RAM 4116 (16K 1 1位位) 外特性外特性DINDOUTA6A04.24.2主主存存储储器器 读放大器读放大器 读放大器读放大器 读放大器读放大器06364127128 根行线

45、根行线Cs01271128列列选选择择读读/写线写线数据输入数据输入I/O缓冲缓冲输出驱动输出驱动DOUTDINCs 4116 (16K 1位位) 芯片芯片 读读 原理原理 读放大器读放大器 读放大器读放大器 读放大器读放大器630 0 0I/O缓冲缓冲输出驱动输出驱动OUTD4.24.2主主存存储储器器 读放大器读放大器 读放大器读放大器 读放大器读放大器06364127128 根行线根行线Cs01271128列列选选择择读读/写线写线数据输入数据输入I/O缓冲缓冲输出驱动输出驱动DOUTDINCs 4116 (16K1位位) 芯片芯片 写写 原理原理数据输入数据输入I/O缓冲缓冲I/O缓冲

46、缓冲DIN读出放大器读出放大器 读放大器读放大器6304.24.2主主存存储储器器 (3) (3) 动态动态 RAM RAM 时序时序 行、列地址分开传送行、列地址分开传送写时序写时序行地址行地址 RAS RAS 有效有效写允许写允许 WE WE 有效有效( (高高) )数据数据 D DOUT OUT 有效有效数据数据 D DIN IN 有效有效读时序读时序行地址行地址 RAS RAS 有效有效写允许写允许 WE WE 有效有效( (低低) )列地址列地址 CAS CAS 有效有效列地址列地址 CAS CAS 有效有效4.24.2主主存存储储器器 (4) (4) 动态动态 RAM RAM 刷新

47、刷新 刷新与行地址有关刷新与行地址有关 集中刷新集中刷新 （存取周期为存取周期为0.5 0.5 s s ）“死时间率死时间率” 为为 128/4 000 128/4 000 100% = 100% = 3.2%3.2%“死区死区” 为为 0.5 0.5 s s 128 = 64 128 = 64 s s 周期序号周期序号地址序号地址序号t tc c0 01 12 23 3871871 3 38728720 01 1t tc ct tc ct tc ct tc c39993999V VW W0 01 1127127读读/ / 写或维持写或维持刷新刷新读读/ / 写或维持写或维持3 3872872

48、 个周期个周期 （191936 36 s s） 128128个周期个周期 （64 64 s s） 刷新时间间隔刷新时间间隔 （2 2 m m s s）刷新序号刷新序号t tc cX Xt tc cY Y 以以128 128 128 128 矩阵为例矩阵为例4.24.2主主存存储储器器t tC C = = t tM M + + t tR R读写读写 刷新刷新无无 “ “死区死区” 分散刷新分散刷新（存取周期为存取周期为1 1 s s ）( (存取周期为存取周期为 0.5 0.5 s s + + 0.5 0.5 s s ) )以以 128 128 128 128 矩阵为例矩阵为例W/RW/RREF

49、REF0 0W/RW/Rt tR Rt tM Mt tC CREFREF126126REFREF127127REFREFW/RW/RW/RW/RW/RW/RW/RW/R刷新间隔刷新间隔 128128 个存取周期个存取周期4.24.2主主存存储储器器 分散刷新与集中刷新相结合（异步刷新）分散刷新与集中刷新相结合（异步刷新）对于对于 128 128 128 128 的存储芯片的存储芯片（存取周期为存取周期为 0.5 0.5 s s ）将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现 “ “死区死区”“死区死区” ” 为为 0.5 0.5 s s 若每隔若每隔 15.6 15.6

50、 s s 刷新一行刷新一行每行每隔每行每隔 2 2 msms 刷新一次刷新一次4.24.2主主存存储储器器 3. 3. 动态动态 RAM RAM 和静态和静态 RAM RAM 的比较的比较DRAMDRAMSRAMSRAM存储原理存储原理集成度集成度芯片引脚芯片引脚功耗功耗价格价格速度速度刷新刷新电容电容触发器触发器高高低低少少多多小小大大低低高高慢慢快快有有无无主存主存缓存缓存4.24.2主主存存储储器器 四、只读存储器（四、只读存储器（ROMROM） 1. 1. 掩模掩模 ROM ( Masked ROM ) ROM ( Masked ROM ) 行列选择线交叉处有行列选择线交叉处有 MOS

51、 MOS 管为管为“1”“1”行列选择线交叉处无行列选择线交叉处无 MOS MOS 管为管为“0” “0” 2. 2. PROM (Programmed ROM PROM (Programmed ROM 一次性编程一次性编程) ) V VCCCC行线行线列线列线熔丝熔丝熔丝断熔丝断为为 “0” “0”为为 “1”“1”熔丝未断熔丝未断P88 图4.24.2主主存存储储器器 3. 3. EPROM (Erased PROMEPROM (Erased PROM多次性编程多次性编程 ) ) (1) N(1) N型沟道浮动栅型沟道浮动栅 MOS MOS 电路电路G G 栅极栅极S S 源源D D 漏漏

52、紫外线全部擦洗紫外线全部擦洗D D 端加正电压端加正电压形成浮动栅形成浮动栅S S 与与 D D 不导通为不导通为 “0” “0”D D 端不加正电压端不加正电压不形成浮动栅不形成浮动栅S S 与与 D D 导通为导通为 “1” “1”S SG GD DN N+ +N N+ +P P基片基片G GD DS S浮动栅浮动栅SiOSiO2 2+ + + + + + + + + +_ _ _ _ _ 4.24.2主主存存储储器器控制逻辑控制逻辑Y 译码译码X 译译码码数据缓冲区数据缓冲区Y 控制控制128 128存储矩阵存储矩阵PD/ProgrCSA10A7A6A0DO0DO7112A7A1A0VS

53、SDO2DO0DO127162413VCCA8A9VPPCSA10PD/ProgrDO3DO7(2) 2716 EPROM 的逻辑图和引脚的逻辑图和引脚PD/ProgrPD/Progr功率下降功率下降 / / 编程输入端编程输入端 读出时读出时 为为 低电平低电平 4. 4. EEPROM (EEPROM (Electronically EPROMElectronically EPROM 多次编程多次编程 ) ) 电可擦写电可擦写局部擦写局部擦写全部擦写全部擦写5. 5. Flash Memory (Flash Memory (闪速型存储器闪速型存储器) ) 比比 EEPROMEEPROM快快

54、EPROMEPROM价格便宜价格便宜 集成度高集成度高EEPROMEEPROM电可擦洗重写电可擦洗重写具备具备 RAM RAM 功能功能4.24.2主主存存储储器器 1. 1. 存储器容量的扩展存储器容量的扩展 五、存储器与五、存储器与 CPU CPU 的连接的连接 4.24.2主主存存储储器器 如系统需要的存储容量为如系统需要的存储容量为128K128K8 8位，可选的芯位，可选的芯片却只有片却只有128K128K1 1位或者位或者128K128K4 4位的芯片。这种情况位的芯片。这种情况下，芯片能够满足下，芯片能够满足128K128K的要求，而位数却不能满足的要求，而位数却不能满足8 8位

55、的要求。此时需要对位数进行扩展，即位扩展。位的要求。此时需要对位数进行扩展，即位扩展。 所谓所谓位扩展位扩展，就是当单个芯片的容量能满足要求，就是当单个芯片的容量能满足要求，但是输出位数不满足系统对存储器输出位数的要求时，但是输出位数不满足系统对存储器输出位数的要求时，通过几个芯片同时输出的方式对存储器的输出位数进通过几个芯片同时输出的方式对存储器的输出位数进行扩展。行扩展。 (1) (1)位扩展位扩展（增加存储字长增加存储字长） 用用 1 1K K 4 4位位 存储芯片组成存储芯片组成 1 1K K 8 8位的存储器位的存储器？片？片 1. 1. 存储器容量的扩展存储器容量的扩展 (1) (

56、1)位扩展位扩展（增加存储字长增加存储字长）1010根地址线根地址线8 8根数据线根数据线D DD DD D0 04 47 79 9A AA A0 02114211421142114CSCSWEWE2 2片片 五、存储器与五、存储器与 CPU CPU 的连接的连接 4.24.2主主存存储储器器 (2) 字扩展（增加存储字的数量）字扩展（增加存储字的数量）如系统需要的存储容量为如系统需要的存储容量为256K256K8 8位，可选的位，可选的芯片却只有芯片却只有64K64K8 8位或者位或者128K128K8 8位的芯片。这种情位的芯片。这种情况下，芯片能满足况下，芯片能满足8 8位的要求，但却不

57、能满足容量位的要求，但却不能满足容量256K256K的要求。此时需要对字进行扩展，即字扩展。的要求。此时需要对字进行扩展，即字扩展。所谓所谓字扩展字扩展，就是当单个芯片输出位数满足，就是当单个芯片输出位数满足系统要求，而容量不满足要求时，用多个芯片采用系统要求，而容量不满足要求时，用多个芯片采用地址分段的方式对存储容量进行扩展，参与扩展的地址分段的方式对存储容量进行扩展，参与扩展的每个芯片的地址范围不同。每个芯片的地址范围不同。4.24.2主主存存储储器器 用用 1K 8位位 存储芯片组成存储芯片组成 2K 8位位 的存储器的存储器11根地址线根地址线8根数据线根数据线？片？片2片片1K 8

58、8位位1K 8 8位位D7D0WEA1A0A9CS0A10 1CS1 (2) 字扩展（增加存储字的数量）字扩展（增加存储字的数量）4.24.2主主存存储储器器 (3) 字、位扩展字、位扩展用用 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存储器8根数据线根数据线12根地址线根地址线WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片选片选译码译码1K41K41K41K41K41K41K41K4？片？片8片片4.24.2主主存存储储器器 2. 2. 存储器与存储器与 CPU CPU 的连接的连接 (1) (1) 地址线的连接地址线的连接(2) (2) 数据线的连接

59、数据线的连接(3) (3) 读读/ /写命令线的连接写命令线的连接(4) (4) 片选线的连接片选线的连接(5) (5) 合理选择存储芯片合理选择存储芯片(6) (6) 其他其他 时序、负载时序、负载4.24.2主主存存储储器器例例4.1 解解: : (1) 写出对应的二进制地址码写出对应的二进制地址码(2) 确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00

60、1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位4.24.2主主存存储储器器(3) 分配地址线分配地址线A10 A0 接接 2K 8位位 ROM 的地址线的地址线A9 A0 接接 1K 4位位 RAM 的地址线的地址线(4) 确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1