中国海洋大学计算机组成原理课件(第2章)

1、(Computer Organization Principles)主讲教师主讲教师 蒋永国蒋永国() ( (信息学院南楼信息学院南楼, ,B313室室) )实验教师实验教师 徐惠敏徐惠敏() For Students of Lab 2010计算机硬件系统组成(章节分配)运运 算算 器器控控 制制 器器主存储器主存储器输入设备输入设备输出设备输出设备 总线和总线和I/O接口接口高速缓存高速缓存虚拟存储器虚拟存储器(磁盘设备磁盘设备)第一部分第一部分(2,3章章)第二第二部分部分(5,6章章)第三第三部分部分(4,7,8章章)第四部分第四部分(9,10章章)第2章 计算机的逻辑部件(目录部分)2

2、.1 计算机中常用的组合逻辑电路计算机中常用的组合逻辑电路2.2 时序逻辑电路时序逻辑电路2.3 阵列逻辑电路阵列逻辑电路2.4 习题与作业习题与作业第2章 计算机的逻辑部件(常用组合逻辑电路常用组合逻辑电路)组合电路组合电路：输出仅由输入决定，与电路当前状：输出仅由输入决定，与电路当前状态无关；电路结构中态无关；电路结构中无无反馈环路（无记忆）反馈环路（无记忆）组合逻辑电路I0I1In-1Y0Y1Ym-1输入输出),.,(. . ),.,(),.,(110111101111000nmmnnIIIfYIIIfYIIIfY第2章 计算机的逻辑部件(常用组合逻辑电路常用组合逻辑电路)1 三态电路三

3、态电路2 异或门及应用异或门及应用3 加法器加法器 4 算术逻辑单元算术逻辑单元5 译码器译码器6 数据选择器数据选择器第2章 计算机的逻辑部件(2.1.1 三态电路三态电路) 三态电路三态电路(三态输出门三态输出门)：总线接口电路。：总线接口电路。TS门是门是Three State Output Gate的缩写，是计算机中广泛使的缩写，是计算机中广泛使用的特殊门电路。用的特殊门电路。 三态门在工作状态下，输出可为逻辑“1”和逻辑“0”。在禁止态下，输出高阻抗(Z状态)表示输出端悬浮，此时该门电路与其它门电路无关。第2章 计算机的逻辑部件(2.1.1 三态电路三态电路) n 三态反相门三态反相

4、门 国标符号 T4 A R1 3k T3 T2 T1 Y R4 100 +VCC(+5V) T5 R2 750 R3 360 R5 3k A EN 1 EN Y EN D 三三态态输输出出非非门门（高高电电平平有有效效）电电路路结结构构 功能表功能表EN=0EN=0EN=1EN=1AY Y高阻态n三态门的应用三态门的应用数据总线结构数据总线结构 只要控制各个门的只要控制各个门的ENEN端轮端轮流为流为1 1，且任何时刻仅有一个，且任何时刻仅有一个为为1 1，就可以实现各个门，就可以实现各个门分时分时地向总线传输。地向总线传输。实现数据双向传输实现数据双向传输 EN=1EN=1，G1G1工作，工

5、作，G2G2高阻，高阻，A A经经G1G1反相送至总线；反相送至总线； EN=0EN=0，G1G1高阻，高阻，G2G2工作，总工作，总线数据经线数据经G2G2反相从反相从Y Y端送出。端送出。第2章 计算机的逻辑部件(2.1.1 三态电路三态电路) 异或门 A B=AB+AB 真值表： A B Y 0 0 0 0 1 1 1 0 1 1 1 0 相同为 不同为同或门 A B=AB+A B 真值表： A B Y 0 0 1 0 1 0 1 0 0 相同为1 不同为0 1 1 1 n异或门的应用异或门的应用第2章 计算机的逻辑部件(2.1.2 异或门及其应用异或门及其应用) 1. 可控原可控原/反

6、码输出电路反码输出电路2. 半加器半加器3. 数码比较器数码比较器4. 奇偶检测电路奇偶检测电路第2章 计算机的逻辑部件(2.1.3 加法器加法器) 是计算机基本运算部件之一.不考虑进位输入时，两数码Xn、Yn相加称为半加.Hn=XnYn+XnYn=Xn Yn (2.10)图2.11 半加器的功能表和逻辑图 全加和Fn和进位输出Cn的表示式分别为：Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1Cn= XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1若考虑低位进位输入Cn-1相加，则称为全加器。简单串行级联的4位全加器如下图所示：。

7、因为其位间进位是串行传送的。本位全加和本位全加和Fi必须等低必须等低位进位位进位Ci-1来到后才能进行，加法时间与位数有关来到后才能进行，加法时间与位数有关。只有改变进位逐位传送的路径，才能提高加法器工作速度。1 1 1 11 1 1 1+ 0 0 0 1+ 0 0 0 1解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实行快速加法。我们称这种加法器为超前进位加法器。根据各位进位的形成条件，可分别写出Ci的逻辑表达式： C1=X1Y1+(X1+Y1)C0:1. X1,Y1均为1; 2. X1,Y1任意为1且C0为1即:1.X2,Y2均为1; 2. X2,Y2任意为1且X1,Y1均

8、为1 3. X2,Y2任意为1同时X1,Y1任意为1且C0为1即: C2=X2Y2+(X2+Y2) X1Y1+ (X2+Y2) ( X1+Y1)C0(2.14)(2.14)=X4Y4+(X4+Y4) X3Y3+ . ( X1+Y1)C0=X3Y3+(X3+Y3) X2Y3+ . ( X1+Y1)C0定义: Pi=Xi+Yi 称为进位传递函数 Gi=XiYi 称为进位产生函数 下面引入进位传递函数Pi, 进位产生函数Gi的概念 Gi的意义是：当 XiYi 均为“1”时定会产生向高位的 进位. Pi的意义是：当Xi和Yi中有一个为“1”时，若同时低位有进位输入，则本位也将向高位传送进位.(2.18

9、)(2.18)(2.19)(2.19)(2.16)(2.16)(2.17)(2.17)将Pi ,Gi代入Ci得到：C1=G1+P1C0 C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0 C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0(2.20)(2.20)当全加器的输入均取反码时，它的输出也均取反码。（应用反演律采用与非、或非、与或非表示）将上式改写成如下： C1=P1+G1C0 C2=P2+G2P1+G2G1C0 C3=P3+G3 G2+ G3G2

10、P1+G3G2G1C0 C4=P4+G4P3+G4G3P2+G4G3G2P1+ G4G3G2G1C0由由Pi、Gi定义，也可把半加和改写成以下形式：定义，也可把半加和改写成以下形式：Hi=PiGi(2.28)(2.28)(2.24)(2.24)(2.25)(2.25)图2.14 四位超前进位加法器第2章 计算机的逻辑部件(加法器加法器) 1.1.设有设有n n位数据相加，采用串行进位方法，设低位向高位的进位位数据相加，采用串行进位方法，设低位向高位的进位延迟时间为延迟时间为t1t1，1 1个全加器完成加法的时间为个全加器完成加法的时间为t2t2，那么一次加法，那么一次加法运算需要的时间为运算需

11、要的时间为。（。（）2.2.某计算机字长某计算机字长6464位，加法器每位，加法器每4 4位构成位构成1 1个小组，每个小组，每4 4个小组构个小组构成成1 1个大组，全加器进位延迟时间为个大组，全加器进位延迟时间为20ns20ns，求和延迟时间为，求和延迟时间为30ns30ns，小组内并行进位的延迟时间，大组内和大组间的并行进位的延，小组内并行进位的延迟时间，大组内和大组间的并行进位的延迟时间均为迟时间均为20ns20ns，请回答完成一次加法运算的时间：，请回答完成一次加法运算的时间： (1)(1)采用串行进位采用串行进位 (2)(2)小组内采用并行进位，小组间串行进位小组内采用并行进位，小

12、组间串行进位 (3)(3)采用两级分组，小组内并行进位，大组内也并行进位，大采用两级分组，小组内并行进位，大组内也并行进位，大组间串行进位组间串行进位 (4)(4)采用两级分组，小组内、大组内和大组间均采用并行进位采用两级分组，小组内、大组内和大组间均采用并行进位3020Y0X0F0C1C0第第0位位Y1X1F1C2第第1位位Y2X2F2C3第第2位位Y3X3F3C4第第3位位假设全加器进位延迟时间为20ns,求和延迟时间为30ns.4060800303030求和延迟30ns进位延迟20ns第第0位位第第1位位第第2位位第第3位位20*3+30第2章 计算机的逻辑部件(加法器加法器) 第第2

13、2题题2.2.当被加数为全当被加数为全1 1，加数最低位为，加数最低位为1 1（其余位均为（其余位均为0 0）时加法时间）时加法时间最长，今计算完成一次加法的最长时间（最后一次进位和加法同最长，今计算完成一次加法的最长时间（最后一次进位和加法同时进行）时进行） (1)=63(1)=63位串行进位时间位串行进位时间+ +加法时间加法时间=63=63* *20+30=1290ns20+30=1290ns (2) (2)小组内采用并行进位，小组间串行进位小组内采用并行进位，小组间串行进位 = =小组串行进位小组串行进位+ +加法时间加法时间=15=15* *20+30=330ns20+30=330n

14、s (3) (3)采用两级分组，小组内并行进位，大组内也并行进位，大采用两级分组，小组内并行进位，大组内也并行进位，大组间串行进位组间串行进位 = =小组形成小组形成P PG G时间时间+ +大组间串行进位大组间串行进位+ +加法时间加法时间 =20+4=20+4* *20+30=130ns20+30=130ns (4) (4)采用两级分组，小组内、大组内和大组间均采用并行进位采用两级分组，小组内、大组内和大组间均采用并行进位 = = 产生产生P PG G时间时间+ +大组间进位大组间进位+ +第第4 4大组进位延迟时间大组进位延迟时间+ +加法时间加法时间 = 20+20+20+30=90n

15、s= 20+20+20+30=90ns 2.1.4 算术逻辑单元（简称算术逻辑单元（简称ALU）ALU是一种功能较强的组合逻辑电路。它能进行多种。ALU的基本逻辑结构是，它通过改变加法器的进位产生函数G和进位传递函数P来获得多种运算能力。下面通过介绍型四位ALU中规模集成电路了介绍ALU的原理。在图2.15中功能表中，“加”表示算术加，“+”表示逻辑加。它能执行16种算术运算和16种逻辑运算，M是状态控制端，M=H,执行逻辑运算；M=L执行算术运算。S0 S3是运算选择端，它决定电路执行哪种算术运算或逻辑运算。S0 S1 S2 S3 L L L L L L L H L L H L L L H

16、H L H L L L H L H L H H L L H H H H L L L H L L H H L H L H L H H H H L L H H L H H H H L H H H HAA+BAB“0”ABBABABA+BABBAB“1”A+BA+BAAA+BA+B减1A加(AB)(AB)加(A+B)A减B减1(AB)减1A加(AB)A加B(AB)加(A+B)(AB)减1A加AA加(A+B)A加(A+B)A减1A+1(A+B)加1(A+B)加1“0”A加(AB)加1(AB)加(A+B)加1A减BABA加(AB)加1A加B加1(AB)加(A+B)加1(AB)A加A加1A加(A+B)加1

17、A加(A+B)加1A正 逻 辑M=H逻辑运算M=L算术运算Cn=1 Cn=0图2.15 四位ALU功能表图2.15 四位ALU逻辑图第2章 计算机的逻辑部件(ALU) SN74181以以S S3 3S S2 2S S1 1S S0 0=HLLH=HLLH时为例，当时为例，当M=LM=L： 门门1 14 4输出为：输出为：A Ai iB Bi i, ,门门5 58 8输出为：输出为：A Ai i+B+Bi i. .根据进位和传递函数的定义，根据进位和传递函数的定义，门门1 14 4，门，门5 58 8即即A Ai i、 B Bi i为输为输入的入的PiPi、GiGi. . 异或门异或门2121，

18、2323，2525，2727为半加和。为半加和。 门门1313、1414、1515、1616、1919为超前进位的为超前进位的C Cn n,C,C0 0,C,C1 1,C,C2 2,C,C3 3。 F F3030是以是以(A(A3 3、A A2 2、A A1 1、A A0 0) )、(B(B3 3、B B2 2、B B1 1、B B0 0) )及及C Cn n全加和的全加和的反码。反码。 当当C Cn n=1=1时，时，F=AF=A加加B B 当当C Cn n=0=0时，时，F=AF=A加加B B加加1 1当当M=HM=H：FiFi=A=Ai i B Bi i= A= Ai i B Bi i

19、用。如下图片内进位是快速的，但片间进位是逐片传递的，因此总的形成时间还是是比较长的。 如果把16位ALU中的每四位作为一组，用类似位间快速进位的方法来实现16位ALU（四片ALU组成），那么就能得到16位快速ALU。推导过程: 图 2.10 和前面讲过的一位的进位产生函数和前面讲过的一位的进位产生函数Gi的定义相似，的定义相似，四位一组的进位产生函数四位一组的进位产生函数GN为为“1”的条件有以下四的条件有以下四个中的任一个：个中的任一个：(1) X3，Y3均为均为“1”，即，即G3=1；(2) X3，Y3中有一个为中有一个为“1”，同时，同时X2，Y2均为均为“1”，即即P3G2=1；(3)

20、 X3，Y3中有一个为中有一个为“1”，同时，同时X2，Y2中有一个为中有一个为“1”，同时，同时X1，Y1均为均为“1”，即，即P3P2G1=1；(4) X3，Y3中有一个为中有一个为“1”，同时，同时X2，Y2中有一个为中有一个为“1”，同时，同时X1，Y1中有一个为中有一个为“1”，同时，同时X0，Y0均均为为“1”，即，即P3P2P1G0=1。依此，可得。依此，可得GN的表达式为：的表达式为： GN=G3+P3G2+P3P2G1+P3P2P1G0 (2.29)四位一组的组进位传递函数四位一组的组进位传递函数PN为为“1”的条件为：的条件为：X3，Y3中有一个为中有一个为“1”，同时，同

21、时X2，Y2中有一个为中有一个为“1”，同时同时X1，Y1中有一个为中有一个为“1”，同时，同时X0，Y0中有一个中有一个为为“1”。依此，可得。依此，可得PN的表达式为的表达式为PN=P3P2P1P0(2.30) 把图把图2.10所示的第所示的第0片片ALU向第向第片、第片、第片向第片向第片、第片、第片向第片向第片传送的进位分别命名为片传送的进位分别命名为Cn+X、Cn+Y、Cn+Z 只要把式只要把式(2.20)、(2.21)、(2.22)中的中的G1，G2，G3分分别换以别换以GN0，GN1，G2，把，把P1，P2，P3分别换以分别换以PN0，PN1，P2，把，把C0换以换以Cn，即可得，

22、即可得Cn+X，Cn+Y、Cn+Z的的表达式如下：表达式如下：图图2.17 与74181型ALU连用的超前进位产生电路图2.18 16位快速ALU 第2章 计算机的逻辑部件(2.1.4 算术逻辑单元算术逻辑单元) 译码：把某组编码翻译为唯一的输出，实际应用中要用到的有地址译码器和指令译码器。译码器：有24译码器、38译码器（8选1译码器）和416译码器（即16选1译码器）等多种。 书中介绍的是24译码器的组成及应用例如：38译码器，即8选1译码器的输入信号有三个：C、B、A（A为低位），三位二进制数可组成8个不同数字，因此可分别选中输出Y0 到Y7的某一个输出故称为 8选1译码器。在资料手册中

23、的型号为74138。第2章 计算机的逻辑部件(2.1.5 译码器译码器)Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA下图分别为译码器引脚图和输入输出真值表其中：G1、G2A、G2B为芯片选择端，G1高电平有效，而G2A、G2B为低电平有效。输 入 输 出C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y000001111 00110011 01010101 11111110 11111101 1111101111110111 11101111 11011111 10111111 01111111 74LS138第2章 计算机的逻辑部件(译码器译码器)第2章 计算机的逻辑部件(A

24、LU) SN74181 逻辑功能是在地址选择信号的控制下，从多路数据中选择一种作为输出信号。又称多路开关或多路选择器。以四选一选择器为例：FD0D1D2D3A1A0地址A1A0 输出F0 0 D00 1 D11 0 D21 1 D3第2章 计算机的逻辑部件(2.1.6 数据选择器数据选择器)S1 S0DiEY1 011100 10 00000D3D2D1D0D0D1D2D3第2章 计算机的逻辑部件(2.2 时序逻辑电路时序逻辑电路)触发器触发器v电位触发方式触发器：电位触发方式触发器：由由00或或11电平直接触发电平直接触发v边沿触发方式触发器：边沿触发方式触发器：有正跳变（上升沿）触发或负跳

25、有正跳变（上升沿）触发或负跳变下降沿）触发变下降沿）触发v主主- -从触发方式触发器：从触发方式触发器：主从分级触发，主要用于组成主从分级触发，主要用于组成计数器计数器 寄存器和移位寄存器寄存器和移位寄存器计数器计数器第2章 计算机的逻辑部件(2.2 时序逻辑电路时序逻辑电路)寄存器和移位寄存器寄存器和移位寄存器计数器计数器 寄存器寄存器是计算机的一个重要部件，用于暂存数据、是计算机的一个重要部件，用于暂存数据、指令等。它指令等。它由触发器和一些控制门组成由触发器和一些控制门组成。在寄存器中，。在寄存器中，常用的是正边沿触发常用的是正边沿触发D D触发器和锁存器。触发器和锁存器。计数器是计算机

26、、数字仪表中常用的一种电路。计数器是计算机、数字仪表中常用的一种电路。计数计数器按时钟作用方式来分，有器按时钟作用方式来分，有同步计数器同步计数器和和异步计数器异步计数器两两大类。大类。计数器按计数顺序来分，有二进制、十进制两大类计数器按计数顺序来分，有二进制、十进制两大类阵列逻辑电路近年来得到了迅速的发展。阵列逻辑电路近年来得到了迅速的发展。“阵列阵列”是指逻辑是指逻辑元件在硅芯片上以阵列形式排列元件在硅芯片上以阵列形式排列，这种电路具有设计方便、这种电路具有设计方便、芯片面积小、产品成品率高、用户自编程、减少系统的硬件芯片面积小、产品成品率高、用户自编程、减少系统的硬件规模等优点规模等优点

27、第2章 计算机的逻辑部件(2.3 阵列逻辑电路阵列逻辑电路)常见的阵列逻辑电路有：常见的阵列逻辑电路有： 读写存储器读写存储器(random access memory(random access memory，简称，简称RAM)RAM)只读存储器只读存储器(read only memory(read only memory，简称，简称ROM)ROM)可编程序逻辑阵列可编程序逻辑阵列(programmable logic array(programmable logic array，简称，简称PLA)PLA)可编程序阵列逻辑可编程序阵列逻辑(programmable array logic(p

28、rogrammable array logic，简称，简称PAL)PAL)通用阵列逻辑通用阵列逻辑(general array logic(general array logic，简称，简称GAL)GAL)门阵列门阵列(gate array(gate array，简称，简称GA)GA)宏单元阵列宏单元阵列(macrocell(macrocell array array，简称，简称MA)MA)可编程门阵列可编程门阵列(programmable gate array(programmable gate array，简称，简称PGA)PGA)一般把除读写存储器的阵列逻辑电路统称为可编程序逻辑器件一般

29、把除读写存储器的阵列逻辑电路统称为可编程序逻辑器件(programmable logic devices(programmable logic devices，简称，简称PLD)PLD)。在本节中将介绍。在本节中将介绍ROMROM，PALPAL，PLAPLA，GALGAL，GAGA，MAMA和和PGAPGA等器件。等器件。 ROM ROM 的结构的结构 只读存储器只读存储器(read only memory(read only memory，简称，简称ROM)ROM)也是一类重要的阵列逻辑也是一类重要的阵列逻辑电路。在计算机中，常常要存储固定的信息电路。在计算机中，常常要存储固定的信息( (如

30、监控程序、函数、常数如监控程序、函数、常数等等) )。ROMROM主要由主要由全译码的地址译码器全译码的地址译码器和和存储单元体存储单元体组成组成，前者前者是一种是一种“与与”阵列（组成全部地址的最小项阵列（组成全部地址的最小项 ），后者后者则是则是“或或”阵列阵列，它们它们都以阵列形式排列。都以阵列形式排列。存储体中写入的信息是由用户事先决定的，因此是存储体中写入的信息是由用户事先决定的，因此是“用户可编程用户可编程”的，而地址译码器则是的，而地址译码器则是“用户不可编程用户不可编程”的。的。 ROM ROM的类型的类型1 1）EPROMEPROM：熔丝型；：熔丝型；一次熔断，不能更改。一次

31、熔断，不能更改。（2 2）EEPROMEEPROM（E E2 2PROMPROM）：紫外线擦除或电擦除：紫外线擦除或电擦除型，可反复修改。型，可反复修改。MROMMROM：掩模型，制造厂：掩模型，制造厂商制造时同时做好。商制造时同时做好。 第2章 计算机的逻辑部件(2.3.1 只读存储器只读存储器ROM)10111011保留熔丝保留熔丝:0:0熔断：熔断：1 1A A0 0A A1 1A A2 20 0 0 00 0 0 0A A0 0A A1 1A A2 2第2章 计算机的逻辑部件(2.3.2可编程序逻辑阵列可编程序逻辑阵列 PLA ) 可编程序逻辑阵列可编程序逻辑阵列(programmab

32、le logic array(programmable logic array，简，简称称PLA)PLA)是是ROMROM的变种，也可以说是一种新型的的变种，也可以说是一种新型的ROMROM。它和。它和ROMROM不同之处是不同之处是PLAPLA的与阵列、或阵列都是用户可编程的的与阵列、或阵列都是用户可编程的。PLAPLA在组成控制器、存储固定函数以及实现随机逻辑中有在组成控制器、存储固定函数以及实现随机逻辑中有广泛的应用。广泛的应用。 下面通过把一张信息表（表下面通过把一张信息表（表2.12.1）存入）存入PLAPLA的过程的过程来说明它的原理。来说明它的原理。将将F Fi i中每个不同的乘

33、积项都用中每个不同的乘积项都用P Pi i表示表示1.1.信息表信息表2.2.写出写出F Fi i的与或式的与或式第2章 计算机的逻辑部件(2.3.2可编程序逻辑阵列可编程序逻辑阵列 PLA )3.3.P0P7=？23812370236023501240123012201100IIPIIIPIIIPIIIPIIIPIIIPIIIPIIPIP思考题：思考题： P Pi i相当于相当于ROMROM阵列阵列中的哪种逻辑？中的哪种逻辑？ F Fi i相当于相当于ROMROM阵列阵列中的哪种逻辑？中的哪种逻辑？4.4.将信息存入将信息存入PLAPLA阵列中阵列中将将P Pi i存入存入PLAPLA的与阵

34、列中（二极管组成的与阵列）的与阵列中（二极管组成的与阵列）将将F Fi i存入存入PLAPLA的或阵列中（三极管组成的或阵列）的或阵列中（三极管组成的或阵列）问题1：当I0=1时、F0=？当I0=0时、F0=？问题2：当I3I2I1I0=1011时，F0F7=？问题3：相对于ROM来说，PLA具有哪些特点？5.PLA5.PLA器件的电路图器件的电路图问题：问题：（1 1）输入、）输入、输出和输出和P P项分项分别是多少个？别是多少个？(2(2）存储阵）存储阵列是多大？列是多大？(3(3）异或门）异或门的输入端通的输入端通过熔丝接地过熔丝接地具有哪些作具有哪些作用？用？例1：若 ，如何利用图2.

35、35所示的PLA器件生成逻辑函数F？（其中Pi是关于I0I15逻辑与运算）19110PPPF解：选用两片PLA的F0生成逻辑函数F：将第一片的F0异或门输出端熔丝烧断951001PPPF将第二片的F0异或门输出端熔丝烧断191979602PPPF将第一、二片的F0做“线与”并记为F191979695100201PPPPPPFFF191979695100201PPPPPPFFF画逻辑图F例例2 2：利用：利用PLAPLA电路实现具有二电路实现具有二- -十进制（十进制（BCDBCD码）输出及循环码输码）输出及循环码输出的十进制计数器。出的十进制计数器。1 1）利用四个正沿）利用四个正沿D D触发

36、器作为计数元件，触发器作为计数元件，D DA A= =？D DB B= =？D DC C= =？D DD D= =？ 0001111000011110触发器A的次态的卡诺图10011001 10 nAnBQQnCnDQQnAAnAnAQDQQ1同理有：nDnAnDnCnBnADnCnBnAnCnAnCnBCnBnAnDnBnABQQQQQQDQQQQQQQDQQQQQD2 2）D DA A、D DB B、D DC C、D DD D表达式中不同的因子用表达式中不同的因子用P Pi i表示表示nDnAnDnCnBnAnCnBnAnCnAnCnBnBnAnDnBnAnAQQPQQQQPQQQPQQP

37、QQPQQPQQQPQP76543210、3 3）循环码）循环码K K、L L、M M、N N、P=P=？4 4）将）将P Pi i项存入项存入PLAPLA与逻辑中；将与逻辑中；将D DA AD DD D、W W、X X、Y Y、Z Z、K K、L L、M M、N N、P P存入存入PLAPLA或逻辑：或逻辑：问题：当QDQCQBQA=0101, 下一个时钟的上升沿到来后，WXYZ=？KLMNP=？010101100110011011110第2章 计算机的逻辑部件(2.3.3可编程序阵列逻辑可编程序阵列逻辑PAL ) 可编程序阵列可编程序阵列逻辑逻辑(programmable (program

38、mable array logicarray logic，简，简称称PAL)PAL)也是也是ROMROM的的变种，它和变种，它和ROMROM不不同处是同处是PALPAL的的与阵与阵列是用户可编程的列是用户可编程的，而而或阵列是用户不或阵列是用户不可编程的可编程的。PALPAL在在计算机中也有广泛计算机中也有广泛的应用。的应用。第2章 计算机的逻辑部件(2.3.4通用通用阵列逻辑阵列逻辑GAL ) 通用阵列逻通用阵列逻辑辑(general (general array logicarray logic，简，简称称GAL)GAL)是一种比是一种比PALPAL功能更强的阵功能更强的阵列逻辑电路。列逻

39、辑电路。在在它的输出有一个它的输出有一个逻辑宏单元，通逻辑宏单元，通过对它的编程，过对它的编程，可以获得多种输可以获得多种输出形式出形式，从而使，从而使功能大大增强。功能大大增强。第2章 计算机的逻辑部件2.3.5 门阵列门阵列(GA)、宏单元阵列、宏单元阵列(MA)、标准单元阵列、标准单元阵列(SCA)门阵列门阵列(gate array(gate array，简称，简称GA)GA)是一种逻辑功能很强的阵列逻辑电路。是一种逻辑功能很强的阵列逻辑电路。在芯片上制作了排成阵列形式的门电路，在芯片上制作了排成阵列形式的门电路，根据用户需要对门阵列中根据用户需要对门阵列中的门电路进行互连设计，再通过集

40、成电路制作工艺来实现互连，以的门电路进行互连设计，再通过集成电路制作工艺来实现互连，以实现所需的逻辑功能。实现所需的逻辑功能。宏单元阵列宏单元阵列(macrocell(macrocell array array，简称，简称MA)MA)是一种比是一种比GAGA功能更强、集功能更强、集成度更高的阵列电路，成度更高的阵列电路，在芯片上排列成阵列的除门电路外还有触发在芯片上排列成阵列的除门电路外还有触发器、加法器、寄存器以及器、加法器、寄存器以及ALUALU等。等。标准单元阵列又称为多元胞阵列标准单元阵列又称为多元胞阵列(p01ycellarray)(p01ycellarray)，它以预先设计它以预先

41、设计好的功能单元好的功能单元( (称为标准单元或多元胞称为标准单元或多元胞) )为基础，这些单元可以是门、为基础，这些单元可以是门、触发器或有一定功能的功能块触发器或有一定功能的功能块( (如加法器如加法器) )。在标准单元阵列中，所。在标准单元阵列中，所有单元都是根据用户逻辑图的需要安排在芯片上，没有浪费，有单元都是根据用户逻辑图的需要安排在芯片上，没有浪费，所以所以不是半用户器件，而是用户器件不是半用户器件，而是用户器件。第2章 计算机的逻辑部件(2.3.6 可编程门可编程门阵列阵列PGA ) 可编程门阵列可编程门阵列(programmable gate array(programmabl

42、e gate array，简称，简称PGA)PGA)是一种集编程设计灵活和宏单元阵列于一体的高是一种集编程设计灵活和宏单元阵列于一体的高密度电路密度电路。它与。它与GAGA，MAMA的一个区别在于，的一个区别在于，PGAPGA内部按阵内部按阵列分布的宏单元块都是用户可编程的。即用户所需逻列分布的宏单元块都是用户可编程的。即用户所需逻辑可在软件支持下，由用户自己装入来实现的，而无辑可在软件支持下，由用户自己装入来实现的，而无需集成电路制造工厂介入，并且这种装入是可以修改需集成电路制造工厂介入，并且这种装入是可以修改的，因而其的，因而其连接十分灵活连接十分灵活。 它主要它主要由四个部分组成由四个部分组成： (1)(1)可编程序逻辑宏可编程序逻辑宏单元单元(CLB)(CLB)。(2)(2)可编程序输入输出宏单元可编程序输入输出宏单元(10B)(10B)。(3)(3)互连资源。互连资源。(4)(4)重构逻辑的程序存储器。重构逻辑的程序存储器。第2章 计算机的逻辑部件(习题习题)1.1.串行加法器和并行（超前进位）加法器有串行加法器和并行（