计算机部件实验PPT课件

1、11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室1目录计算机部件实验课程简介基于FPGA的计算机部件实验FPGA开发环境及EDA实验台第1页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室2计算机部件实验课程简介 课程名称及性质：计算机部件实验 必修 课程类别：实践教学环节 实验学时：32 面向专业：计算机科学与技术 开设学期：5 开课实验室：可编程逻辑及数字系统第2页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室3计算机部件实验课程简介实验目的和任务：通过讲述FPGA基本理论

2、知识和硬件描述语言（HDL）编程，学生完成计算机基本部件设计训练，使学生了解FPGA设计开发环境以及EDA实验台的功能和使用方法，掌握利用FPGA和HDL设计实现数字电路的方法，具有计算机部件设计能力和FPGA设计开发技能。同时为计算机组成实验打下坚实的基础。第3页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室4实验项目及要求实验一 FPGA开发环境及EDA实验台 实验二 元器件使用与定制 实验三 移位寄存器 实验四 运算器实验 （两种方法：框图和硬件描述语言）第4页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用

3、实验室5实验项目及要求实验五 存储器实验(ROM、RAM) 实验六 时序信号发生器 （两种方法：框图和硬件描述语言）实验七 程序计数器与地址寄存器 实验八 总线传输实验 第5页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机专业实验教学中心6基于FPGA的现代计算机组成实验传统计算机组成实验面包板耗时硬连线排错困难现代计算机组成实验FPGA效率高EDA灵活第6页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机专业实验教学中心7基于FPGA的现代计算机部件实验 FPGA（Field Programmable Array） ：现场可编程门阵列。F

4、PGA器件的基本结构为门阵列，通过改变内部连线的布线来编程。FPGA器件基本结构如下图所示。 SOPC（System On a Programmerble Chip ）：可编程片上系统。用可编程逻辑技术把整个系统放到一块硅片上，SOPC是一种特殊的嵌入式系统。为数字电路设计提供一种高效、灵活、低成本 的解决方案。 FPGA可编程逻辑单元 可编程连线 可编程输入/输出单元 第7页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室8FPGA简介 FPGA（Field Programmable Array） ：现场可编程门阵列。 FPGA器件的基本结构为门阵列

5、，通过改变内部连线的布线来编程。 利用FPGA可方便的设计集成电路,开发数字系统。第8页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室9 HDL硬件描述语言简介 HDL硬件描述语言，对数字系统建模。利用EDA软件，借助HDL硬件描述语言，可以将待设计系统的逻辑功能、实现该功能的算法、选用的电路结构和逻辑模块，以及系统的各种非逻辑约束输入到计算机，使计算机辅助数字系统设计成为可能，从而大提高了设计效率。 有两种HDL被IEEE列为标准，它们是：VHDL 和 Verilog 。第9页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算

6、机原理及应用实验室10课程要求与注意事项1、每次实验课前要做好充分的预习和准备。2、按时到课,无故旷课者无成绩,请假必须有辅导员的签字和学院的盖章。3、注意课堂纪律,要认真做实验,课堂上如发现玩游戏、聊天等违纪行为，按情节严重程度进行扣分。4、注意：实验作品要独立完成，“抄袭者”与“被抄袭者”成绩均为零分。以学号后四位结尾。5、鼓励大家提出新设计思想和设计方案。第10页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室11课程要求与注意事项6、实验验收时，讲述要有条理，讲懂过程和原理；演示要全面具体；回答老师提出的问题。7、独立完成报告，不允许出现雷同；

7、要独立组织语言，不允许大段抄袭书本；独立截取波形图及引脚分配图；重点写出排错过程，实验结果分析等。8、注意：发现报告雷同，“抄袭者”与“被抄袭者” 成绩均为零分。第11页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室12实验一FPGA开发环境与EDA实验台 实验目的 熟悉QUARTUS II开发环境及开发流程 掌握QUARTUS II中VHDL文本输入设计方法 熟悉FPGA实验台的使用 实验内容 在QUARTUS II开发环境中，利用VHDL文本输入方法设计一个2-1选择器。第12页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院

8、计算机原理及应用实验室13QUARTUS II开发环境与EDA实验台简介第13页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室14QUARTUS II开发环境与EDA实验台简介 GW48 系列SOPC/EDA实验开发系统第14页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室15QUARTUS II开发环境与EDA实验台简介 QUARTUSII开发环境介绍 Altera Quartus II 设计软件提供完整的多平台设计环境，它可以轻易满足特定设计的需要。它是可编程片上系统(SOPC) 设计的综合性环境。Qu

9、artus II软件拥有 FPGA 和 CPLD 设计的所有阶段的解决方案。Quartus II 设计流程如图4所示。第15页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室16QUARTUS II开发环境与EDA实验台简介 图4 Quartus II 设计流程第16页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室17QUARTUS II开发环境与EDA实验台简介 基于Quartus II和EDA实验台的实验基本步骤 1、创建工程 （1）建立新工程管理窗 （2）将已存在的设计文件加入工程中 （3）选择仿真器和

10、综合器类型 2、设计输入文件（框图或HDL文本） 3、编译前设置 （1）选择目标芯片 （2）选择配置器件的工作方式 （3）选择配置器件和编程方式 4、编译第17页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室18基于Quartus II和EDA实验台的实验基本步骤 5、仿真 （1）打开波形编辑器 （2）设置仿真时间区域 （3）存盘波形文件 （4）输入信号节点 （5）编辑输入波形 （6）启动仿真器 （7）观察仿真结果 6、引脚锁定、下载与硬件测试 （1）引脚锁定 （2）选择编程器 （3）选择编程模式及配置并进行编程 （4）硬件测试QUARTUS II开

11、发环境与EDA实验台简介第18页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室19QUARTUS II开发环境与EDA实验台简介 GW48 系列SOPC/EDA实验开发系统 实验开发系统采用模块化的系统结构，学生可通过一系列基本单元实验和模型计算机综合设计实验，对CPU的运算功能、控制功能、总线结构、指令系统的设计和微指令的实现，以及CPU内部是如何工作的，有直观、深刻的认识。学生在进行各个单元实验和综合实验时，既可以通过系统计算机进行综合设计，系统软件仿真、观察仿真波形，在实验台上，将自己设计的CPU电路下载到FPGA中进行硬件仿真，观察CPU内部

12、的各种信息。实验台如图5所示。实验开发板GW1C3如图6所示。第19页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室20 图5 GW48 系列SOPC/EDA实验开发系统GW48-PK2实验系统实验系统（配有（配有GWAC3等适配板）等适配板）FPGA编程下载口，接PC机并口DAC0832模拟波形输出口通用编程下载电路模块PS/2键盘口PS/2键盘口ByteblasterMV口可用于对FPGA、CPLD和单片机编程Byteblaster II口电路模式显示步进电机直流电机监控单片机显示单片机Cyclone FPGAEPCS1配置芯片JTAG口AS模式

13、编程口ADC0809DAC0832图象显示数据ROM时钟选择区域超高速D/A超高速D/A超高速A/D超高速A/D液晶显示屏20MHz有源晶振50MHz有源晶振ispPAC模拟EDA器件VGA显示接口RS232串行接口智能逻辑笔第20页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室21 5V工作电源口JTAG编程调试口3.3V，1.5V电源Cyclone FPGA EP1C3AS模式编程口FPGA配置芯片高速A/D、D/A板插座图6 EDA应用开发板GW1C3第21页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实

14、验室224、编译 错误(erro)提示，修改设计文件排除错误 忽略警告（warning）5、仿真 建立波形图文件，设置输入信号 实验一FPGA开发环境与EDA实验台第22页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室23实验一FPGA开发环境与EDA实验台 基于Quartus II和EDA实验台的实验基本步骤 1、创建工程 文件夹名称及路径，工程名，实体名 2、设计输入文件（框图或HDL文本） 3、编译前设置 选择器件 Cyclone EP1C31448 第23页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实

15、验室246、引脚锁定、下载与硬件测试 选择模式 (No.0No.9) 引脚锁定需要查表 FPGA 引脚号 引脚名称（EDA实验台No.5) Pin1 PIO0 按键1 Pin2 PIO1 按键2 Pin11 PIO8 显示灯1实验一FPGA开发环境与EDA实验台第24页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室25实验台电路结构图第25页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室26引脚表第26页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室27思考题(1

16、)锁定引脚如何查表实验一FPGA开发环境与EDA实验台第27页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室28实验二 元器件的使用与定制 实验目的 进一步熟悉QUARTUS II开发环境和设计开发流程 掌握利用框图设计输入 熟悉FPGA实验台的功能和使用方法第28页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室29实验二 元器件的使用与定制 实验内容 利用Quartus II框图编辑器建立设计输入文件，插入Altera元器件库中的宏功能模块lmp_counter，并对其进行配置。了解lmp_counter

17、的工作原理。 利用Quartus II元器件库中的基本单元，设计一个2-4译码器，并生成用户自定义框图符号。 修改Quartus II元器件库中的74273寄存器的逻辑功能和外观，生成用户自定义框图符号。 利用lmp_counter、2-4译码器和寄存器设计一个简单的逻辑电路，进行软件仿真，并在实验台上验证实验结果。第29页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室30逻辑电路图第30页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室31实验三 移位寄存器实验目的1、掌握移位寄存器的功能与原理2、验证移位

18、控制的组合功能。 实验内容 设计实现一个具有双向移位功能的移位寄存器，具有并行数据输入/输出功能 。第31页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室32实验三 移位寄存器 实验原理 双向移位寄存器原理图如图3-1所示。CLK为其时钟脉冲。C0为进位标志。由S1.0、M控制移位运算的功能状态。双向移位寄存器的功能如下表所示 。GS1S0M功 能000任意保持0100循环右移0101带进位循环右移0010循环左移001带进位循环左移任意11任意装数第32页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室33

19、实验四 运算器实验 实验目的 掌握简单运算器的数据传输通路 验证运算功能发生器的组合功能 掌握算术逻辑运算加、减、与的工作原理 熟悉简单运算的数据传送通路 验证实验台运算的8位加、减、与、直通功能 按给定数据，完成几种指定的算术和逻辑运算 实验内容 在Quartus II中，设计一个8位的简单运算器，并验证其功能。第33页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室34实验四 运算器实验 实验原理 实验中选用Quartus IIMaxplus2元器件库中的运算器，数据通路如图9所示。其中运算器由两个74181以并/串形式构成8位字长的ALU。第34

20、页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室35 图9 算术逻辑运算器结构图第35页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室36实验四 运算器实验 ALU的运算功能表1 74181正逻辑功能表第36页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室37实验四 运算器实验 引脚锁定注意事项 实验台上键9键12对应的引脚号不能通过查表得到，要使用按键9，必须用导线将实验台上的Key9引脚（位于JP8，6键接插口处）直接与FPGA适配板上的空余引脚相连。如P26

21、。即将引脚26分配给信号T1。 验证运算器的算术运算和逻辑运算功能 表2列出了8种常用的算术与逻辑运算要求指定的操作内容，正确选择运算器数据通路、控制参数S3、S2、S1、S0、M，并将实验结果值填入括号内，表中给定原始数据DR1=A7.0和DR2=B7.0，以后的数据取自前面运算的结果。第37页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室38实验四 运算器实验 表2 常用的算术与逻辑运算第38页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室39实验五 存储器实验实验1 lpm_rom（ROM）实验 实验

22、目的 掌握利用lpm_rom在FPGA中实现ROM的方法 掌握lpm_rom的工作特性第39页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室40实验五 存储器实验实验1 lpm_rom（ROM）实验 实验原理 ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。在Quartus II中，可以可直接调用这些嵌入式阵列块EAB在FPGA中构成存储器。lpm_rom用来构成CPU中的重要部

23、件只读存储器。 lpm_rom的结构如图10所示。第40页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室41实验五 存储器实验实验1 lpm_rom（ROM）实验 lpm_rom有3组信号： clock输入时钟脉冲； q23.0lpm_rom的24位数据输出端； address5.0lpm_rom的6位读出地址。 ROM是只读存储器，所以它的数据口是单向输出端口。图10 lpm_rom的结构图第41页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室42实验五 存储器实验实验1 lpm_rom（ROM）实验 R

24、OM初始化数据设置 ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。 在Quartus II中，初始化数据文件格式有2种： （1）Memory Initialization File (.mif) （2）Hexadecimal (Intel-Format) File (.hex) 建立mif/hex文件，通过表格形式输入ROM初始化数据，保存文件。在设置lpm_rom时指定ROM初始化数据文件的路径即可完成ROM初始化数据设置。第42页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室43实验五 存储器实验实验1 lpm_rom（

25、ROM）实验 思考题 通过设置ROM的参数，将ROM分别设置成“输出端口不寄存”和“输出端口寄存”两种类型的存储器，通过仿真，观察RAM 的工作特性，二者有何不同？第43页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室44实验五 存储器实验实验2 lpm_ram_dq（RAM）实验 实验目的 掌握利用lpm_ram_dq在FPGA中实现RAM的方法 掌握lpm_ram_dq的工作特性 实验原理 在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ram_dq 是参数化模块库LPM中的一种。lpm_ram_dq的结构如图11所示。 第44页/共6

26、3页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室45实验五 存储器实验实验2 lpm_ram_dq（RAM）实验 lpm_ram_dq有5组信号： data7.08位数据输入端； wren读/写控制端，高电平进行写操作，低电平进行读操作； address7.0 读出和写入地址。 clock读/写时钟脉冲； q7.0 lpm_rom的8位数据输出端。图11 lpm_ram_dq的结构图 第45页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室46实验三 存储器实验实验2 lpm_ram_dq（RAM）实验图12 lpm

27、_ram_dq实验电路第46页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室47实验五 存储器实验实验2 lpm_ram_dq（RAM）实验 思考题 通过设置RAM的参数，将RAM分别设置成“输出端口不寄存”和“输出端口寄存”两种类型的存储器，通过仿真，观察RAM 的工作特性，二者有何不同？第47页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室48实验六 时序信号发生器 实验目的 掌握节拍脉冲发生器的设计方法和工作原理 理解节拍脉冲发生器的工作原理 实验原理 计算机之所以能够按照人们事先规定的顺序进行一系列

28、的操作或运算，就是因为它的控制部分能够按一定的先后顺序正确地发出一系列相应的控制信号。这就要求计算机必须有时序电路。控制信号就是根据时序信号产生的。本实验说明时序电路中节拍脉冲发生器的工作原理。时序电路由4个D触发器组成，可产生4个等间隔的时序信号T1T4。使机器进入连续运行状态（EXEC）。第48页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室49实验六 时序信号发生器 单步/连续运行电路工作原理 单步/连续运行的工作原理如图13所示， S021MUX的2选1控制端。当S0=0时，Y=A，单步方式；当S0=1时，Y=B，连续方式。 CLK1时钟输入

29、信号，可选择实验台上clock0为1Hz2MHz。 RST复位控制信号，低电平有效。图13 单步/连续运行电路工作原理第49页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室50实验六 时序信号发生器 单步/连续运行电路工作波形 工作波形如图14所示。 在单步方式下，每当RST由低电平转为高电平时，输出一组T1、T2、T3、T4节拍信号。 在连续方式下，当RST由低电平转为高电平时，连续输出周期性T1、T2、T3、T4节拍信号。图14 单步/连续运行电路工作波形第50页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用

30、实验室51实验七 程序计数器与地址寄存器 实验目的 掌握地址单元的工作原理 掌握程序计数器的两种工作方式，加1计数和重装计数器初值的实现方法 掌握地址寄存器从程序计数器获得数据和从内部总线获得数据的实现方法第51页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室52实验七 程序计数器与地址寄存器 实验原理 地址单元主要由三部分组成：程序计数器、地址寄存器和多路开关。 程序计数器PC用以指出下条指令在主存中的存放地址，CPU正是根据PC的内容去主存取得指令的，因程序中指令是顺序执行的，所以PC有自增功能。 程序计数器提供下一条程序指令的地址，在T4时钟脉

31、冲的作用下具有自动加1的功能；在LOAD信号的作用下可以预置计数器的初值，当LOAD为高电平时，计数器装入data 端输入的数据。CLR是计数器的清0端，高电平有效，使计数器清零；CLR为低电平时，允许计数器正常计数。 第52页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室53实验四 微控制器实验实验2 程序计数器PC与地址寄存器AR实验程序计数器与地址寄存器原理图第53页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室54实验七 程序计数器与地址寄存器 地址寄存器AR（74273）锁存访问内存SRAM的地址

32、，地址来自两个渠道。一是程序计数器PC的输出，通常是下一条指令的地址；二是来自于内部数据总线的数据，通常是被访问操作数的地址。 为了实现对两路输入数据的切换，在FPGA的内部通过总线多路开关BUSMUX进行选择。PC_B与选择控制端sel相连接，当PC_B为低电平，即选择控制端sel为“0”时，选择程序计数器的输出；当PC_B为高电平时，即选择控制端sel为“1”时，选择内部数据总线的数据。第54页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室55实验八 总线控制实验 实验目的 理解总线的概念及特性 掌握总线传输控制特性第55页/共63页11/19/2021哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验