FPGA中同步FIFO的使用小结

1、fpga中同步fifo的使用小结 fpga中同步fifo的使用小结fpga中的fifo,分为同步fifo,异步fifo和双向fifo。同步fifo一般用于数据的缓存,异步fifo一般用于跨时钟域的同步上 fpga中同步fifo的使用小结 fpga中的fifo，分为同步fifo，异步fifo和双向fifo。同步fifo一般用于数据的缓存，异步fifo一般用于跨时钟域的同步上。在这里只争论同步fifo的使用。 由于课题中要用fpga做图像处理，生成3*3的模板。首先我们来分析图像数据的传输方式，线阵ccd1209d为2048个有效像元，经ad采样，每行有2048个图像数据，以串行数据流的形式来传输

2、的，一个时钟周期传输一个像素数据。图像在交由算法模块处理之前要将得到的串行数据变成并行数据，3*3模板就是一个串并转换模块，串行数据经过此模块后变为并行输出。在图像处理算法中的实现过程若选用3*3模板，该滑动窗在某一个时刻读取图像的某个像素和其相邻像素，经过相关的处理后，用处理结果取代模板中间位置的像素值并传送到下一个模块。之后，每校正完一个像素，模板将不断右移或换行，直到将一幅灰度图像的数据阵列中的全部像素全部处理完。为了使窗中的3行3列共9个像素能够在一个时刻同时输出，便于之后的图像处理算法模块进行流水线处理，在3*3模板的硬件设计中，将采纳两个fifo存储器linebuffer1和lin

3、ebuffer2。其中fifo地址宽度为图像宽度，这样每个fifo正好可以存储一行图像数据。模板生成模块的设计框图如下图所示： 这里我们要用到fpga中的同步fifo去做linebuffer。选用verilog hdl语言。 下面介绍使用quartus ii 9.0中的宏模块生成fifo的过程： 第一步，选megafunctions - lmp_fifo storage - fpga中同步fifo的使用小结fpga中的fifo,分为同步fifo,异步fifo和双向fifo。同步fifo一般用于数据的缓存,异步fifo一般用于跨时钟域的同步上 然后点ok， 接着，选verilog语言，点下一步

4、fpga中同步fifo的使用小结fpga中的fifo,分为同步fifo,异步fifo和双向fifo。同步fifo一般用于数据的缓存,异步fifo一般用于跨时钟域的同步上 留意：在这里设置，fifo的数据位，fifo的深度以及同步时钟。 接着下一步， 在此处可选择设置假如你前面选择了同步fifo，那么这一步你需要设置fifo的握手信号与状态信号有full(满），empty（空）,almostfull（几乎满）,almostempty（几乎空）,asynchronous clear（异步清零），假如你选择了异步fifo，那么在读与写两边就要单独设置，读写两边均有 full, empty, used

5、wide(使用深度）3个信号。 fpga中同步fifo的使用小结fpga中的fifo,分为同步fifo,异步fifo和双向fifo。同步fifo一般用于数据的缓存,异步fifo一般用于跨时钟域的同步上 接着点下一步： 一个是fifo的输出的两种形式，一种是传统的同步方式，即你在有readreq='1'的一个 周期后才能读取数取，另一种为show ahead，即为你在readreq='0'时，数据口就始终有一个数据，在读取数据时不用等待一个周期。其次个设置就是综合出fifo是用一般规律单元，还是使用专用的m4k块（当然这需要在该器件有m4k块才可以）。 接着，始终下一步，直到完成，就生成如下所示的一个同步fifo。 这样的话，主要问题就是读写使能的产生，很关键！ fpga中同步fifo的使用小结fpga中的fifo,分为同步fifo,异步fifo和双向fifo。同步fifo一般用于数据的缓存,异步fifo一般用于跨时钟域的同步上 图中的l_va是ccd的行数据标志，为读使能； 写使能是这样的assign rdreq = l_va (usedw2047); 留意