第五章+存储器(201510)

1、1一生中重要的六个字一生中重要的六个字1、藏：藏锋藏巧，胜者总是笑到最后；2、防：强者都是“漏洞”最少的人；3、稳：稳扎稳打，不走弯路便是捷径；4、变：变则通，通则久，求变就是赢；5、牵：暗中牵制胜过明面的强制；6、退：胜败无常，给自己留后路就是留希望。 2人生，既要淡，又要有味人生，既要淡，又要有味世事太喧嚣，你耐不起重口味的折腾，凡事最好少计较，少争执，能往宽处行就莫往窄处挤。有些事情，有些感情宁愿看淡点，吃咸点，做一个淡泊宁静的雅人。但是，切忌淡而无味，即对任何事情都丧失了兴趣和追求。与己无缘者，随他来去，即为淡；与己有缘者，好自珍惜，即可有味。 3第第5 5章章存储器系统存储器系统4微

2、型计算机中存储器的作用微型计算机中存储器的作用存存储储器器M MI/O接接口口输输入入设设备备II/O接接口口数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备OCPU外部存储接口外部存储设备5本章主要内容本章主要内容 微型机的存储系统、分类及其特点 半导体存储芯片的外部特性及其与系统的连接 存储器扩展技术 65.1 5.1 概概 述述内容：内容： 存储器的分类及其特点 存储器的性能指标 半导体存储器的基本概念 两类半导体存储器的主要区别7一、存储器的分类按存储器在系统中的地位分类 存储器的三级三级结构:Cache容量小，速度与CPU相当主存容量大，速度比Cac

3、he慢外存容量大，速度慢8按存储媒质分类 按信息存取方式分类 随机存取存储器随机存取存储器Random Access Memory （RAM） 特性：特性：能读能写、挥发能读能写、挥发 作用：作用：存放编写的程序和数据存放编写的程序和数据只读存储器只读存储器Read Only Memory （ROM） 特性：特性：只能读不能写、不挥发只能读不能写、不挥发 作用：作用：存放固定的程序和数据存放固定的程序和数据9二、存储器的主要性能指标二、存储器的主要性能指标 存储容量存储容量：存储单元个数M每单元位数N 存取时间存取时间：从启动读(写)操作到操作完成的时间 存取周期存取周期：两次独立的存储器操作

4、所需间隔的 最小时间 功耗功耗： 动态功耗、静态功耗 可靠性可靠性： 平均故障间隔时间MTBFMTBF105.2 半导体存储器11半导体存储器芯片的结构半导体存储器芯片的结构-典型的RAM的示意图12(1) 存储体存储体 一个基本存储电路只能存储一个二进制位。一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。将基本的存储电路有规则地组织起来，就是存储体。 (2) 外围控制电路外围控制电路 地址译码器地址译码器、I/O电路、片选控制端电路、片选控制端CS 、输出缓冲器、输出缓冲器等等 单单译码方式 双双译码方式地址译码电路的译码方式地址译码电路的译码方式- -

5、以以6 6根地址线为例根地址线为例13译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元单单译码译码行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元双双译码译码-可简化芯片设计可简化芯片设计14CE WE OE 工作方式 L H L 读L L * 写H * * 未选通存储阵列128*128行译码A4A10A0A3列I/O列译码输入控制I/O1I/O8CEWEOE静态静态RAM6116的内部功能图的内部功能图155.3存储器扩充方法存储器扩充方法 位位扩展扩展 扩展每个存储单元的位数扩展每个存储单元的位数 (扩展宽度扩展宽度)字字扩展扩展 扩

6、展存储单元的个数扩展存储单元的个数 (扩展扩展长度长度)字位字位扩展扩展 两者的综合两者的综合 (扩展扩展宽度宽度和和长度长度) 用多片存储芯片构成一个需要的内存空间，它用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅们在整个内存中占据不同的地址范围，任一时刻仅有有1片（或片（或1组）被选中。组）被选中。 假设扩展同种芯片，则需要的芯片假设扩展同种芯片，则需要的芯片 ： 总片数总容量总片数总容量/ /（容量（容量/ /片）片） 位扩展位扩展字扩展字扩展字位扩展字位扩展16位位扩展扩展 存储器芯片存储器芯片的存储容量等于M N ： 单元数M（=2K） 每单元的

7、位数N 当构成内存的存储芯片的字长存储芯片的字长 内存单元的字长内存单元的字长时，就要进行位扩展位扩展，使每个单元的字长满足要求。 8088/8086的内存单元的字长=8/16。字节数字节数字长字长位扩展位扩展172114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE10441例例1: 1: 把两片把两片SRAM 2114,其容量其容量=1K 4=210 4 扩展为扩展为1KB=1K 8 (1) 多个位扩充的存储芯片的数据线连接于系统数多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数据总线的不同位数, 其它连接都一样其它连接

8、都一样; (2) 这些芯片应被看作是一个整体这些芯片应被看作是一个整体, 常被称为常被称为“芯片芯片组组”,它们应同时选中，一起进行读或写。它们应同时选中，一起进行读或写。两个两个芯片芯片可看可看作为作为一个一个整体整体的的“芯芯片组片组”18位位扩展方法总结：扩展方法总结： 位扩展方法： 将每片的地址线、控制线并联并联，数据线分别引出分别引出。 位扩展特点： 存储器的单元数不变，位数增加单元数不变，位数增加。位扩展位扩展19字字扩展扩展 特点特点: 地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足但单元数不满足。 扩展原则：扩展原则： 每个芯片的地址线、数据线、控制线并联并联，仅片选

9、端分别引出，以实现每个芯片占据不同的地址范围。字扩展字扩展20字字扩展扩展例 用两片两片1KB=1K8位=210 8位的SRAM芯片构成容量为2KB=2K8位的存储器片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000两芯片不同时两芯片不同时选中选中,不会同不会同时工作时工作1K81K8总容量2K821字位扩展扩展 根据内存容量及芯片容量确定所需存储芯片数； 进行位位扩展以满足字长要求； 进行字字扩展以满足容量要求。 若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为： (M N) / (

10、LK) =（M / L） （N / K）即即 总片数总容量总片数总容量/ /（容量（容量/ /片）片）= = 字扩展倍数字扩展倍数 位扩展倍数位扩展倍数 字位扩展字位扩展22例: 某半导体存储器总容量4K8。其中固化区2K字节，选用EPROM芯片2716（2K8）；工作区2K字节，选用SRAM芯片2114（1K4）。解： 先确定所需芯片数：固化区2K8，需2716一块；工作区2K8，2块2114拼接为一组容量为1K8，需2组，共4块2114。见下图。 23245.4存储器与微处理器的连接存储器与微处理器的连接 25CPU与与M连接时的几点考虑时的几点考虑： 1 CPU总线时序与总线时序与M的读

11、写时序的读写时序 高速CPU与低速M间的速度若不匹配，应在CPU访问M的周期内插入等待脉冲TW。下面仅考虑两者匹配下面仅考虑两者匹配。 2 CPU总线的负载能力总线的负载能力 系统总线一般能带1几个TTL负载。系统总线需驱动隔离时，DB要双向驱动，AB与CB则单向驱动，驱动器的输出连至M或其他电路。下面仅考虑不需驱动下面仅考虑不需驱动。 3M结构的选定结构的选定 CPU的DB有8、16、32、64位等几类，相应M的结构分为单体、2体、4体、8体等。CPU与M连接时，M是单体单体结构还是多体多体结构。下面先仅考虑两者下面先仅考虑两者D相等相等。26 4片选信号（片外）及片内地址产生机制片选信号（

12、片外）及片内地址产生机制 由于M芯片的容量是有限的，微机中M的总容量一般远大于M芯片的容量，因此，M往往由多片M芯片组成，在CPU与M芯片之间必须设有片选择译码电路片选择译码电路，一般由CPU的高位地址高位地址译码产生片选，而低位地址低位地址送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址。27译码电路译码电路 作用作用: 将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。 组成组成: 它可用普通的逻辑芯片逻辑芯片或专门的译码器译码器实现。 存储器地址译码

13、方法存储器地址译码方法: 根据存储器的片选信号译根据存储器的片选信号译码码（1）线选法）线选法: 从高位选择几条地址线从高位选择几条地址线（2）全译码法）全译码法: 高位全部参加译码高位全部参加译码（3）部分译码）部分译码: 高位地址线部分参加译码高位地址线部分参加译码28 CS2732（1） CS2732（2）A0A11A15A14A13A12内部译码：由存储芯片内部译码：由存储芯片自己完成的。自己完成的。外部译码外部译码线译码线译码全译码全译码部分译码部分译码A15A14A13A12 X X 0 1（1）1000H1FFFH（2）2000H2FFFHA11A10A9A8A7A6A5A4A3

14、A2A1A0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 X X 1 0译码电路29 （2） 用片内寻址外的高位地址的一部分用片内寻址外的高位地址的一部分译码产生片选信号。译码产生片选信号。 部分译码部分译码是较全译码简单，但是较全译码简单，但是存在地址是存在地址重叠区。重叠区。 （3） 高位地址线不经过译码，直接（或经高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地反相器）分别接各存储器芯片的片选端来区别各芯片的地址。址。 它的它的是电路最简单是电路最简单, 但但是是也会造成地址重叠，也会造成地址重叠，且各

15、芯片地址不连续。且各芯片地址不连续。30全地址译码例6264芯片的地址范围： A19A13 A12A0 A19A13 A12A01111000000 1111000111 = F0000 H F1FFF H_OEA19A18A17A16A15A14A13&1A12A0D7D0高位地高位地址线全址线全部参加部参加译码译码6264A12A0D7D01_CS_WE0111110001111131部分地址译码例 同一物理存储器占用两组地址： F0000HF1FFFH B0000HB1FFFH A18不参与译码（不参与译码（ A18=1/0=x）A19A17A16A15A14A13&1到

16、6264CS100011110A19A18 A17A13 A12A0 0 01 1/0 1 1 0 0 0 1 132使用译码器的应用举例 将SRAM 6264芯片与系统连接，使其地址范围为：38000H39FFFH和78000H79FFFH。 选择使用74LS138译码器构成译码电路 Y0G1 Y1G2 A Y2G2 B Y3Y4A Y5B Y6C Y7片选信号输出译码允许信号地址信号（接到不同的存储体上）（接到不同的存储体上）74LS13874LS138逻辑图：逻辑图：3374LS138的真值表（注意：注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即

17、Y=f(A,B,C)11111111X X X 其 他 值011111111 1 1 1 1 1 1 0 01 0 0101111111 1 0 1 1 0 1 0 01 0 0110111111 0 1 1 0 1 1 0 01 0 0111011111 0 0 1 0 0 1 0 01 0 0111101110 1 1 0 1 1 1 0 01 0 0111110110 1 0 0 1 0 1 0 01 0 0111111010 0 1 0 0 1 1 0 01 0 0111111100 0 0 0 0 0 1 0 01 0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y

18、 Y2 2Y Y1 1Y Y0 0C B AC B AG G1 1 G G2A2A G G2B2B34应用举例应用举例(续续):D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下图中A18不参与译码不参与译码，故6264的地址范围为：6264138CPU系统系统1000001110/11/00Y7 可接其它可接其它存储芯片存储芯片A19A18 A17A13 A12A00 0/1 1 1 1 0 0 0 0 1 135A15A14A13A12 0 0 0 0（1）0000H0FFFH（2）100

19、0H1FFFHA11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 CS2732（1） CS2732（2）A0A11A15A14A13A12G1G2AG2BC Y1B Y0AM/IOC B A36部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECEA19 A15A14 A12A11A0一个可用地址123410101010000001010011全全0全全1全全0

20、全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECE138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECE138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y

21、2Y3CECECE138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCEY0Y1Y2Y3CECECE37线选译码示例切记： A14 A1300的情况不能出现00000H01FFFH的地址不可使用A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH38控制线的连接：控制线的连接：39数据线的连接：系统的存储器系统，每个存储器数据线的连接：系统的存储器系统，每个

22、存储器单元的位数为单元的位数为8位，而存储器芯片每个存储单元位，而存储器芯片每个存储单元的位数却有多样，有的位数却有多样，有1位、位、4位、位、8位。位。D0D7D0D7D0D7D0D7D0D3D4D7 CS2732OE（1）A0A11 CS2732OE（2）RD CS2114WE（1） CS2114WE（2）A0A9WR40 0 1 0 0 CS2732OE（1） CS2732OE（2）A0A11A15A14A13A12G1G2A Y7G2BC Y6B Y4AM/IOD0D7D0D3D4D7 CS2114WE（1） CS2114WE（2）WRD0D7D0D7RDA10A11+（1）40004

23、FFFH（2）60006FFFH700073FFHA11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0A15A14A13A12A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 10 0 0 1 1 1 41A 1 4 A 1 3 A 1 2 A 1 1 A 1 0 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 D 7 D 6 D 4 D 5 D 3

24、 D 2 D 1 D 0 O E W E C E IC0 62256 A 1 4 A 1 3 A 1 2 A 1 1 A 1 0 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 D 7 D 6 D 4 D 5 D 3 D 2 D 1 D 0 O E C E 27256 IC1 G1 G2A G2B C B A Y 3 Y 0 Y 1 Y 2 Y 7 Y 4 Y 5 Y 6 74LS138 A 19 A 18 A 17 A 16 A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 D 6 D 5 D 4 D 3 D 2 D 1 D 0 D 7 M EM R M EM W 题 五 图 、 存 储 器 扩 展 图 IBMPC/XT计算机扩展槽上与存储器连接的总线信号为计算机扩展槽上与存储器连接的总线信号为20根地址根地址