数电实验5(寄存器)ppt课件

1、1下周实验：计数器下周实验：计数器请确认本次实验集成电路芯片：请确认本次实验集成电路芯片：7411274112、两片、两片、74747474两片、两片、7419474194的安插位的安插位置。周围插孔有没有堵塞。置。周围插孔有没有堵塞。注意：不要在数电箱面板上写字！注意：不要在数电箱面板上写字！2实验五实验五 寄存器寄存器 5.15.1实验目的实验目的1 1、学习用集成、学习用集成JKJK触发器和集成触发器和集成D D触发器组成并行输入、并行输出数据寄存器并触发器组成并行输入、并行输出数据寄存器并测试其逻辑功能。测试其逻辑功能。2 2、测试中规模集成电路四位双向移位寄存器、测试中规模集成电路四

2、位双向移位寄存器74LS19474LS194的功能。的功能。 5.25.2实验内容及步骤实验内容及步骤 5.2.15.2.1用集成用集成JKJK触发器组成四位单端并行输入、并行输出数据寄存器并测触发器组成四位单端并行输入、并行输出数据寄存器并测试其逻辑功能（选做！）试其逻辑功能（选做！）所用集成所用集成JKJK触发器为两片双触发器为两片双JKJK下降沿触发器下降沿触发器74LS11274LS112。（管脚图见图。（管脚图见图4-6)4-6) 316 15 14 13 12 11 10 91 2 3 4 5 6 7 8VCC1Rd 2Rd 2CP 2K 2J 2Sd2Q1CP 1K 1J 1 1

3、Q 1Q 2Q GND74LS112图4-5Sd所用集成所用集成JKJK触发器为两片双触发器为两片双JKJK下降沿触发器下降沿触发器74LS11274LS112。（管脚图见图。（管脚图见图4-6)4-6) 64（1 1）按图）按图5-15-1连好线路。连好线路。Q4QQKJQQKJQQKJQQKJQ3Q2Q1FF4FF3FF2FF1RdCP图5-1J4J3J2J1 输出端输出端Q1 Q4分别接状态显示二极管。（分别接状态显示二极管。（Q4在左，在左， Q1 在右）在右） 输入端输入端J1J4分别接逻辑开关分别接逻辑开关, ,（J4在左，在左， J1 在右）在右） K1K4接高电平。接高电平。

4、CP1 CP4连在一起接单正脉冲。连在一起接单正脉冲。不得悬空！不得悬空！ 复位端复位端 连在一起接逻辑开关连在一起接逻辑开关。1dR4dR11515141413133 311115 59 974112-111515141413133 311115 59 974112-25（1 1）清零（）清零（ 接一下低电平）。接一下低电平）。（2 2）从）从J1J4分别输入待寄存数码。分别输入待寄存数码。（3 3）CP端加单正脉冲，观察端加单正脉冲，观察CP作用前后，输出端作用前后，输出端 Q1 Q4的状态，的状态，纪录于表纪录于表5-15-1中。中。dR表表5-1未加未加1100（清零）（清零）未加未加

5、1100（不清零）（不清零）加入加入加入加入加入加入未加未加 0101Q4 Q3 Q2 Q1CP脉冲脉冲J 端状态端状态65.2.25.2.2用集成用集成D触发器组成四位单端并行输入、并行输出数据寄存器并测试其触发器组成四位单端并行输入、并行输出数据寄存器并测试其逻辑功能逻辑功能（1 1）按图）按图5-25-2连线。连线。所用所用D集成触发器为两片双集成触发器为两片双D上降沿触发器上降沿触发器74LS74。输入端输入端D1D4分别接逻辑开关，输入待寄存数码，其它同上。分别接逻辑开关，输入待寄存数码，其它同上。 Q4QQCDQQQQDCQQDCQ3Q2Q1FF4FF3FF2FF1RdCP图5-2

6、D4D2D3D1C7（2）CP端加单正脉冲，观察端加单正脉冲，观察CP作用前后，输出端作用前后，输出端Q1 Q4的状态，纪录于的状态，纪录于表表5-2中。中。 表表5-2 5-2 加入加入未加未加加入加入未加未加Q4 Q3 Q2 Q1CP脉冲脉冲D4 D3 D2 D101011100816 15 14 13 12 11 10 91 2 3 4 5 6 7 8VCCQ3 Q2 Q1 Q0 CP S1 S01Cr SR D3 D2 D1 D0 SL VSS74LS194图5-3VCC：+5V 、VSS：rC ：清零端，低电平有效。：清零端，低电平有效。D3 D0：并行数据输入端。并行数据输入端。Q

7、3 Q0：数据输出端。数据输出端。CP：时钟脉冲输入。时钟脉冲输入。SR：右移串行输入。右移串行输入。SL：左移串行输入。左移串行输入。S1、S0：工作模式选择。工作模式选择。5.2.5.2.3 3测试四位双向移位寄存器测试四位双向移位寄存器74LS19474LS194的功能的功能四位双向移位寄存器四位双向移位寄存器74LS194的管脚图如图的管脚图如图5-35-3所示：所示： （1） 、S1、S0、 SL、SR 、 D3 D0、分别接逻辑开关；分别接逻辑开关；Q3 Q0接状态显示接状态显示二极管；二极管；CPCP接单正脉冲。接单正脉冲。（2 2）按表）按表5-35-3所列输入状态，逐项观察并

8、纪录输出端的状态，归纳总结其功所列输入状态，逐项观察并纪录输出端的状态，归纳总结其功能。能。 rC9X X X XXX001X X X XX1011X X X XX1011X X X XX1011X X X XX1011X X X X0X101X X X X0X101X X X X1X101X X X X0X1011 0 1 1XX111X X X XXXXXX0Q3Q2Q1Q0D3 D2D1D0SRSLCPS0S1Cr功能功能总结总结并行输出并行输出并行输入并行输入串行输入串行输入时时钟钟模式模式清零清零表表5-310（3 3）观察循环移位寄存器的逻辑功能：）观察循环移位寄存器的逻辑功能： 按图按图5-4接成四位右移循环移位寄存器。接成四位右移循环移位寄存器。SR必须从逻辑开关上摘下来，接到必须从逻辑开关上摘下来，接到Q0上。上。 （不做）（不做） CP接连续脉冲，用示波器观察并对应记录接连续脉冲，用示波器观察并对应记录CP和和Q3 Q0的波形。（注意：必须的波形。（注意：必须重新清重新清0、置数（置数（01000100）、右移！）、右移！） Q3 Q2 Q1 Q0SRCPN图5