云南大学计算机组成原理期末考试

1、期末考试复习单项选择题1. 运算器的主要功能是进行_ _ 。a、逻辑运算 b、算术运算 c、逻辑运算与算术运算 d、初等函数的运算2. 若定点整数 64 位，含 1 位符号位，补码表示，则所能表示的绝对值最大负数为（）。a、-264 b、-（264-1） c、-263d、-（263-1）3. 有关算术右移中，说法正确的是_ _。 a数据右移 1 位，数据最高位用 0 补充 b数据右移 1 位，数据最高位用原最低位补充 c数据右移 1 位，数据最高位用符号位补充 d数据右移 1 位，数据最高位用 1 补充4. 堆栈指针 sp 寄存器中的内容是_ _。a栈顶单元内容 b栈顶单元地址 c栈底单元内容

2、 d栈底单元地址5. 设形式地址为 d，基址寄存器为 x，变址寄存器为 y， （x）表示基址寄存器 x 的内容，基址变址寻址方式的有效地址可表示为_ _。aea=（x）+（y）+d bea=（x+y）+（d）cea=（x）+(y)+d） dea=（x+y）+（d）6. 寄存器间接寻址方式中，操作数处在_中。a.通用寄存器 b.主存单元 c.程序计数器 d.堆栈7. 存储周期是指_ _。 a存储器的读出时间 b存储器的写入时间 c存储器进行连续读或写操作所允许的最短时间间隔 d存储器进行连续写或写操作所需的最长时间间隔8. 在下列存储器中，_ _可以作为主存储器。a.半导体 sram 存储器 b

3、.eprom c.prom d.半导体 dram 存储器9. 微程序控制器中，机器指令与微指令的关系是_ _。a、每一条机器指令由一段微指令编写的微程序来解释执行 b、每一条机器指令由一条微指令来执行c、 每一条机器指令组成的程序可由一条微指令来执行d、 一条微指令由若干条机器指令组成10. 主存储器和 cpu 之间增加 cache 的目的是_。第1 页共 6 页_a、扩大主存贮器的容量b、解决 cpu 和主存之间的速度匹配问题c、扩大 cpu 中通用寄存器的数量d、既扩大主存的容量，又扩大 cpu 通用寄存器的数量11. 在流水机器中，控制相关是指_ _。a、资源使用冲突 b、由转移指令引起

4、的相关 c、先写后读 d、先读后写12. 系统总线中地址线的功能是_。a、选择主存单元地址 b、选择进行信息传输的设备c、选择外存地址 d、指定主存和 i/o 设备接口电路的地址13. 相联存贮器是按_进行寻址的存贮器。a.地址指定方式 b.堆栈存取方式 c.内容指定方式 d.地址指定与堆栈14. 下面描述的 risc 机器基本概念中不正确的句子是_。a.risc 机器不一定是流水 cpu b.risc 机器一定是流水 cpuc.risc 机器有复杂的指令系统 d.cpu 配置很少的通用寄存器15. 主机、外设不能并行工作的方式是_ _。 a程序查询方式 b中断方式 cdma 方式 d通道方式

5、一、一、 填空题填空题( (每空每空 1 1 分，共分，共 1010 分分) )1.若x补=11010011，则 x 的十进制数真值是_。2. (-4)10用四位反码表示为。3. 在一个 32 位总线中，时钟频率为 20mhz，总线数据的传输周期为 5 个时钟传输 4个字的数据块，总线数据的传输速率为_。4. 微指令分成水平型微指令和垂直型微指令， _型微指令可同时执行若干个微操作。5. 假定对字符码 ll00101 做偶校验，没有数据错误，偶校验的字符码是。6. 存储器模块采用多体交叉编址方式:同一模块内的地址都是。7. dma 技术的出现，可以通过 dma 控制器使得_ _ 与_ _之间可

6、以进行直接访问。8. 在典型的 pci 总线中“北桥”是指_ _桥， “南桥”是指_ _桥。二、二、 计算题计算题1.假设 x= - 0.1011， y= 0.0111， 采用双符号位法,计算 x-y=？同时指出是否发生“溢第2 页共 6 页出”？上溢出还是下溢出？2.已知 x=210.1101, y=23(-0.1010),两数均以补码表示，阶码、尾数均采用双符号位。阶码的数值部分用两位表示、尾数的数值部分用五位表示，其中包含一位隐藏数值位，朝舍入。 求 x+y=?3.16k8 位(1281288 位) dram 芯片，设存储器的读/写周期为 0.5s，cpu 在1s 内至少要访问一次。 （

7、1）若采用集中刷新，刷新周期最短是多长时间？（ 2）若采用异步刷新，刷新周期是 2 ms，每隔多长时间对芯片刷新一行？（3）若采用分散式刷新，刷新周期是多长时间？4.磁盘组有10片磁盘， 每片有两个记录面， 最上最下两个面不用， 存储区域内径22cm，外径 33cm，道密度为 40 道/cm，内层位密度 400 位/cm，转速 3600 转/分。问： （1）共有多少个柱面？(2)盘组总存储容量是多少？(3)数据传输率是多少？三、三、 某计算机部分的指令助记符和指令格式如下图所示，设机器字长为 8 位，rs 代表源寄存器，rd 代表目标寄存器。 （1）分析下面指令格式的特点； （2）写出指令 m

8、ov r1,r3 和 inc r3 的机器指令代码。四、四、 有一个 cache主存存储层次。cache 为 4 个块。采用组相联映像，组内块数为2 块，替换算法为近期最少使用法（lru） 。1) 如下表所示，主存块地址流的访问顺序是：4，1，2，4，3，7，0，0，4，7， cache初始时为空，请列出 cache 中各块随时间的使用情况；2) 指出访问主存块地址时 cache 失效又发生争用（即替换）的访问顺序；3) 求出这段访问期间 cache 的命中率。访问顺序主存块地址cache142132445367708094107组号0第3 页共 6 页块地址组1组访问情况五、五、 某计算机

9、cpu 的模型如下图所示，（1）用方框图语言表示如下三条指令的指令周期：mov r2,r1 (r1 中的数送入 r2)lad r3,5 (把数据 cache 地址 5 中的数据送入 r3)。add r2,r3 (r2 与 r3 中的数相加，结果送入 r2)（2）用文字表述 lad 指令的执行周期 cpu 所执行的动作。cpucpu 的模型图的模型图六、六、 流水线结构分为 4 个段，即取指(if)段、 译码(id)段、执行(ex)段和写回(we)段。 if， id， we 段只需 1 个时钟周期完成。 ex 段有多个功能部件， 其中 load/store部件完成数据 cache 访问，只需一个

10、时钟周期；逻辑运算和减法运算完成需 2个时钟周期，乘法运算需3 个时钟周期，它们都已流水化。 ie 段有内部数据定向传送，结果生成即可使用。现有如下 4 条指令序列， i1 lad r0，a；m(a)-r0，m(a)是存储器单元 i2 sub r1，r0； (r1) + (r0)-r0第4 页共 6 页 i3 shr r0，r2；r0 的内容逻辑右移 r2 次再送入 r0 i4 mul r2，r3；(r2)(r3)-r2（1）请写出指令流水线的时空图；（2）请写出指令的相关性。七、七、 设有一台计算机的指令系统共有10 条指令，他们的使用频率分别为： 0.19,0.12, 0.10, 0.13, 0.17, 0.03, 0.02, 0.15, 0.08, 0.01。（1）用霍夫曼编码设计这 10 条指令的操作码，并计算操作码的平均长度；（2）设计两种编码长度，且平均长度不超过 3.2 位的等长扩展操作码，并计算操作码平均长；（3）若操作码为固定长度编码，需要多少位？其后继产品需要增加18 条指令，并与原来指令保持兼容，操作码应该扩展到多少位？基本模型机 cpu 的数据通路结构图下所示， (1)画出下面三条机器指令的微程序流程图。(2) 如果 r0 和 r1 寄存器的初始值分别为 22h 和 66h，