六进制加法器(约束相为000 110)

1、 目录1 课程设计的目的与作用12 设计任务13 设计原理23.1三位二进制加法计数器23.2用74LS153制作组合电路23.3用集成芯片设计一个10或12进制可控计数器24实验步骤34.1三位二进制加法计数器34.2用74LS153制作组合电路84.3用集成芯片设计一个10或12进制可控计数器95仿真结果分析96设计总结107参考文献101 课程设计的目的与作用（1）了解同步计数器及序列信号发生器工作原理；（2）掌握计数器电路的分析，设计方法及应用；（3）掌握序列信号发生器的分析，设计方法及应用2 设计任务2.1加法计数器（1）设计一个循环型3位2进制加法计数器，其中无效状态为（000，1

2、10），组合电路选用与门和与非门等。（2）根据自己的设计接线。（3）检查无误后，测试其功能。2.2组合电路（1）设计一个组合电路，选用一片74LS153芯片设计电路。（2）根据自己的设计接线。（3）检查无误后，测试其功能。2.3 10或12进制的可控计数器（1）设计一个10或12进制的可控计数器，选用两片74L163芯片设计电路。（2）根据自己的设计接线。（3）检查无误后，测试其功能。3 设计原理3.1加法计数器1.计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个

3、计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。2.时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。3.CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来一个CP脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位，即要给高位进位信号。3.2组合电路1.74LS153是双4选一芯片，有8个输入端：1C0 1

4、C1 1C2 1C3 2C0 2C1 2C3 2C4和2个输出端Y1 Y2. 2个使能输入端口分是STB,STA,只有当STB=STC=0，数据选择器才能正常工作，否则处于禁止状态。 3.3用集成芯片设计一个10或12进制的可控计数器选取两片74LS163芯片设计10或12进制可控计数器。74LS163具有以下功能：A 异步清零功能 当时，计数器清零。在时，其他输入信号都不起作用，由时钟触发器的逻辑特性知道，其异步输入端信号是优先的，正是通过复位计数器也即使异步清零的。B 同步并行置数功能 当、时，在CP上升沿操作下，并行输入数据进入计数器，使。C 二进制同步加法计数功能 当时，若,则计数器对

5、CP信号按照8421编码进行加法计数。D 保持功能 当时，若,则计数器将保持原来状态不变。对于进位信号有两种情况，如果,那么;若是,则。4实验步骤4.1加法计数器1. 根据要求有其状态图如下图所示。001010011100101111 图1 状态图2.选择触发器，求时钟方程、输出方程、状态方程A 选择触发器由于触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。B 求时钟方程采用同步方案，故取 CP0=CP1=CP2=CP （1.1） CP是整个要设计的时序电路的输入时钟脉冲。C 求输出方程确定约束项由所给题目有无效状态为000,110其对应的最小项为和是约束项。 Q1n

6、Q0n 00 01 11 10 xxx010100011110111001 xxx0 Q2n 1 图.2 输出卡诺图 Q1nQ0n 0x0101110x Q2n 图3 Q2n次态卡诺图 Q1n+1的卡诺图Q1n+1的卡诺图 Q1nQ0n 0x1011010xQ2n 0x0011111x Q1nQ0n Q2n 图5次态卡诺图显然，由图所示各触发器的卡诺图便可很容易的得到 （1）选择触发器：由于JK触发器功能齐全、使用灵活，故选用3个下降沿JK触发器。（2）求时钟方程：CP0=CP1=CP2=CP（3）状态方程：Q2n+1=Q1n Q0n+ Q2n = Q0n+Q1n =Q2n+ （4）驱动方程：

7、= Q1nQ0n =Q0n = 1 =Q1n =Q0n = 4.仿真电路图图6仿真图 图7 100仿真图 图8 101仿真图 图9 111仿真图5.检查电路能否自启动将无效状态000、110式代入式中进行计算，结果可见，所设计的时序电路能够自启动。4.2 组合电路1. 题目为Y= 2. 解答得3. 可设计电路为 图10 74ls153组合电路 4.3用集成芯片设计一个10或12进制的可控加法器1. 74LS163的引脚功能 CP是输入计数脉冲，也就是加到各个触发器的时钟信号端的时钟脉冲；是清零端；是置数控制端；和是两个计数器工作状态控制端；是并行输入数据端；CO是进位信号输出端；是计数器状态输

8、出端。图11 74LS163状态表2. 选用芯片的二进制同步加法计数功能，10或12进制是一片74LS163应用，用一个单刀双掷开关 所以仿真图如下 图12 10或12进制可控计数器仿真图5仿真结果分析 实验结果可通过数字显示器的数字变化观察计数器的工作情况，容易验证电路是否正确。1. 三位二进制加法计数器，显示器的数字会按顺序循环变化，证明001 110为不存在的约束项，电路连接正确。2. 组合电路，在这个设计实验中通过控制C的变化，输出相应的值，证明设计合理且电路连接正确。3. 集成芯片设计出的10或12进制可控计数器，通过开关控制选用10 或12进制计数器证明设计合理，电路连接正确。6设计总结通过数字电子技术课程设计的学习与实践我们能更好的了解相关数字元件的功能，并会设计相关电路。在设计过程中要有探索精神，遇到问题要勤于尝试敢于发现错误并改正错误。同时要注重和同学的交流合作达到相互进步，共同成长的目的。通过做这个课程设计我学会了把平时学习的理论知识和实际操作很好的联系起来，增强了自己的电路设计能力，初步形成了软件工程理念，对自己所学的知识有了更清晰的认识。同时意识到了自己今后学习的大方向。我意识到在以后的学习中，自己必须加强对新生事物的探索能力，要尝试