微型计算机原理及接口技术

1、目录一、微型计算机基础 1.1微型计算机的组成 P21.2微型计算机的硬件结构及基本工作过程P31.2.1 数据/地址/控制总线 1.2.2微型计算器的主要组成部分及功能 1.2.3微型计算机的基本工作过程 1.3微型计算机的运算基础 P101.3.1 计算机中数的表示1.3.2 基本运算方法1.4典型微型计算机 P161.4.1 主要性能指标1.4.2 PC 系列微型计算机1.4.3 微型计算机中的主要计算机技术 二、Intel系列微处理器2.1 概述 P302.1.1 8086/8088微处理器 2.1.2 80286微处理器2.2 80486微处理器的体系结构 2.2.1 80486 微

2、处理器的体系结构特点 2.2.2 80486 微处理器内部结构 三、指令系统和寻址方式 3.1指令系统3.2寻址方式P533.3指令系统3.3.1 数据传送指令 3.3.2 算术运算指令 3.3.3 逻辑运算和移位指令 3.3.4 串操作指令 3.3.5 控制转移指令3.2.6 处理器控制指令四、汇编语言程序设计 4.1汇编语言指令P1004.1.1 汇编语言基本语法 4.1.2 伪指令 P1064.2 汇编语言程序设计方法 4.2.1汇编语言程序设计的基本步骤及开发过程 4.2.2汇编程序设计的基本方法 4.2.3子程序设计与调用 4.2.4 DOS和BIOS功能调用五、储存系统5.1 概述

3、 P1445.1.1 分级存储系统5.1.2半导体存储器的分类5.1.3存储技术发展5.2内存储器的构成原理P1485.2.1存储器芯片的接口特性.5.2.2 内存储器的设计5.3应用实例5.3.1 位扩展.5.3.2字扩展.5.3.3字位扩展六、输入/输出方式及中断系统6.1常用输入/输出方法P1806.2中断及中断控制器 8259A P186 P196 .七、可编程接口芯片 7.1可编程定时器/计数器8254及其应用7.1.1 8254 的内部引脚7.1.2 工作方式7.1.3方式控制字.7.1.4程序编写7.1.5总结7.2可编程并行输入7.2.1内部引脚.7.2.2工作方式.7.2.3

4、应用编程./输出接口芯片8255及其应用附录、微型计算机基础1.1微型计算机的组成P2微型计算机系统的三个层次：微处理器；微型计算机；微型计算机系统1. 微处理器工CPU （CPU由算术逻辑部件（ALU）和控制部件两大主要部分组成，实现运 算功能和控制功能）：除算术逻辑部件和控制部件以外，还包含一组寄存器以及高速缓冲存储器等特殊的存储器。2. 微型计算机：以微处理器为核心，配上由大规模集成电路制作的只读存储器（ROM）、读写存储器（RAM）、输入/输出接口电路及系统总线等所组成的计算机。（例：单片机）3.微型计算机系统的组成：硬件系统，软件系统输入设备融忍Jl描枚" 输由设备（晁示器

5、、打印机 辅助存储器（蹴W 靈盘、基本组成：输入、输出、控制、运算、存储微型计算机系统微舉汁算机1主机）微处珅益（CPU）r挖制器卩机糸统1RAM1 （内存）11ROM输入/输出接口PKX SIOv CTC. ADC. DAQ)4.软件系统: 系统软件、 应用软件5.硬件稱助迓語i统软件（操作系统，編辑、编球程冷故障诊断”监1 应用软件（科学计算，工业悭制，數摭处理1序设计语盲机醫语言、汇编谱育、高如吾言）计算机硬 件的五大控詢器CPLI1.2微型计算机的硬件结构及基本工作过程P3微型计算机在硬件上普遍采用总线结构，总线结构使系统构成方便，并具有很好的可维护性和可扩展性。1.2.1数据/地址/

6、控制总线1. 数据总线DB:用于传输数据信息， 双向总线。可实现微处理器与存储器、微处理器与I/O接口之间的数据传送。位数越宽，一次性传输数据的信息量也越大2. 地址总线AB:用于传送CPU发出的地址信息，单向总线。地址信息用于找寻存储器或外设，AB总线的位数决定了外界存储器的最大存储容量3. 控制总线CB:微处理器向各部件发出的控制信息、时序信息以及外部设备发送到微处理 器的请求信息的总称，信息起控制作用。一般是单向的。1.2.2微型计算器的主要组成部分及功能1. 微处理器：微处理器由一片或少数几片大规模集成电路组成的中央处理器。1. 运算器：进行数据分析、计算和处理。由以下组成。（1）算术

7、逻辑单元 ALU：完成算术运算、逻辑运算（2）累加器ACC:用于寄存运算前的数据和运算结果（3）暂存器TMP:用于暂存运算前的数据（4）标志寄存器FR:反映运算过程和运算结果的某些状态与特征2. 控制器：处理程序指令，并协调各逻辑部件按一定时序工作。（1）组成：指令寄存器IR;指令译码器ID;操作控制电路 0C（2） 如何工作：按程序取出指令放在IR,由ID译码，0C根据译码结果完成操作。3. 中央处理器CPU:微型计算机的核心部件，由运算器、控制器组成。4. 寄存器组：由通用寄存器 / 专用寄存器组成(1) 通用寄存器：暂存 ALU需要用到的数据，方便完成各种数据操作( 2)专用寄存器：在程

8、序执行过程中有特殊功能，比如： 程序计数器 PC： 用来存放下一条指令的地址的。当执行一条指令时，首先需要根据PC中存放的指令地址， 将指令由内存取到指令寄存器中，此过程称为“取指令”。与此同时，PC中的地址或自动加1或由转移指针给出下一条指今的地址。此后经过分析指令，执 行指令。完成第一条指令的执行，而后根据PC取出第二条指令的地址，如此循环，执行每一条指令！ 堆栈及堆栈指示器 SP 堆栈：一片特殊的具有记忆功能的存储空间。原则：先进后出堆栈元素：堆栈区中的每个数据 压栈：将数据存入堆栈区弹栈：从栈区中取出数据 栈顶元素：最后压入堆栈区的数据 栈顶：压栈和弹栈操作总在这儿进行 堆栈指示器 S

9、P： 16 位的地址寄存器，内容始终是当前堆栈栈顶元素所在位置的地址。内容：每一次压栈或弹栈内容都会变化 堆栈区的编址方式：向下增长型和向上增长型2. 存储器1. 存储器基本单位：(1) 位 b (bit) ：一个二进制位，信息最小单位。(2) 字节 B (Byte)： 8位为一个字节。 210=1 024 字节称为 1KB(3) 字长 W (Word Length):个字包含的二进制位数2. 储存器结构：( 1 )存储器功能：存放程序和数据等信息。(2) 存储内容：程序或数据的二进制代码。( 3)存储地址：存储器每个单元的位置编号。(4) 存储器容量：指存储单元的多少。如存储器容量为1KB

10、= 1024X 8位。3. 存取速度：信息存入存储器和从存储器中取出所需要的时间4. 读写操作(1) 读：CPU从存储器中取出信息。(2) 写： CPU将信息存入存储器。(3) 具体步骤：CPU先送出一个确定的单元地址给存储器；发出读写控制时序信 号，对选定单元进行读或写5. 半导体存储器(1) ROM 只读存储器：工作时从 ROM 中读出信息，不能随意改写。断电后信息不会 丢失。ROM常用作程序存储器，存放已调试好的固定程序和常数(2) RAM 随机读写存储器：能方便读出和改写信息，但失电后信息将不复存在。RAM常用作数据存储器，暂存各种现场数据、运算结果和正在调试的程序。(3) 程序存储器

11、：存放程序指令代码。每个指令周期CPU自动对程序存储器读操作(4) 数据存储器：存放待处理数据。数据存储器读写操作发生在CPU 执行程序的过程 中。3. 输入输出接口( I/O接口)： CPU不能直接与外部设备连接。该接口是CPU与外部设备之 间交换信息的连接电路。常见I/O接口有：VGA接口，标准视频输入 RCA接口； USB接口； RS232C串口；音频 输入输出接口4. 输入输出设备：完成信息输入输出的设备1. 输入：外部信息传输到微型计算机2. 输出：微型计算机运行结果传送出来3作用：将计算机的运算结果通过图像、数据、打印的方式输出出来。1.2.3微型计算机的基本工作过程微型计算机的工

12、作过程就是执行程序的过程，而程序由指令序列组成，因此，执行程序的过程，就是执行指令序列的过程，即逐条地从存储器中取出指令并完成指令所指定的操作。 由于执行每一条指令，都包括取指、译码和执行三个基本步骤，所以，微型计算机的工作过程，也就是不断地 取指令、译码和执行 的过程，直到遇到停机指令时才结束机器的运行。1.3微型计算机的运算基础P101.3.1计算机中数的表示1. 机器数：计算机使用的、连同符号一起数字化的二进制数2. 真值：机器数表达的真实值对应的十进制数。3. 符号数的表示方法：（1） 原码：最高为为符号为，0正1负，表示范围：+127-127（2） 反码：正数与原码相同，负数除符号外

13、原码取反，表示范围：+127-127（3） 补码：正数与原码相同，负数为反码+1,但符号位不变，表示范围：+127-1284. 编码1. BCD码：见 P12 表 1-12. 组合BCD码：高四位第四位分别对应BCD码的一个数，表示一个二位十进制数1.3.2基本运算方法1. 补码法：减法运算t加上其补码2. BCD码法：将数值换算为对应 BCD码参与运算，如出现无效码，相应位置加（减）6（ 0110）, 分离BCD码运算时，高四位还加 F （ 1111）3. 逻辑运算法：运算类型符号内涵与A11得1，其余得0或V00得0，其余得1异或相异为1，相同为0非直接反取4. ASCII码：符号、数字、

14、字母在计算机内部的统一编码5. 进制表示：二进制B八进制Q十进制D十六进制H1.4 典型微型计算机 P161.4.1 主要性能指标 主要性能指标：字长、存储器容量、运算速度、外设扩展能力、软件配置1. 字长：计算机对外一次能传送及内部处理数据的最大二进制数码的位数。字长越长，数 据处理速度越快2. 运算速度：每秒钟所执行的指令条数3. 内储存器： CPU 直接访问的储存器。性能指标：存储容量，存取速度。4. 外储存器：硬盘容量。5. 外设扩展能力：微型计算机系统配接各种外部设备的可能性、灵活性和适应性。6. 软件配置：关系计算机性能好坏和效率高低。1.4.2 PC 系列微型计算机1. 主板硬件

15、结构1. 定义：主板（系统板 / 母板），一块多层印刷的矩形电路板，且大都是采用基于 CPU 的母板结构。2. 组成：CPU插槽、内存插槽、BIOS系统、芯片组、总线扩展插槽（显卡、声卡、网 卡）、外设接口系统、系统时钟和电源接口等1.4.3 微型计算机中的主要计算机技术这些技术包括：流水线技术、乱序执行技术、推测执行技术、RISC技术、高速缓冲存储技术、 虚拟存储技术、 Core 微架构系列技术等1. 中断技术：计算机暂停（或称为挂起）正在执行的程序转去处理随机事件，随机事件处 理完毕后，再恢复执行原来的程序的过程称为中断2. 流水线技术：流水线（ Pipeline ）技术是一种将一条指令的

16、执行过程分解为多个步骤，并 让几条指令的不同步骤操作在时间上重叠， 从而实现几条指令并行处理， 提高程序运行速度 的技术。 每一个步骤均由一个独立的电路来完成， 若干个完成不同操作步骤的电路组成了指 令流水线3. 乱序执行技术：所谓乱序执行（Out of Order Execution）技术就是允许指令按照不同于程序中指定的顺序发送给执行部件， 从而加速程序执行过程的一种最新技术。 它本质上是 按数据流驱动原理工作的（传统的计算机都是按指令流驱动原理工作的），根据操作数是否准备好来决定一条指令是否立即执行。 不能立即执行的指令先搁置一边， 而把能立即执行的 后续指令提前执行。4. 推测执行技术

17、（或称为预测执行技术）是为了充分发挥流水线与并行执行技术和分支超 顺序执行技术而采取的一种先进计算机技术。5高速缓冲存储技术： 在32位微机中，为了加快处理速度， 在CPU与主存储器之间增设了 一级或两级高速小容量存储器，称之为高速缓冲存储器 （Cache）。高速缓冲存储器的存取速度比主存要快一个数量级，大体与 CPU 的速度相当。 CPU 在取指令或取操作数时，首先看 其是否在高速缓冲存储器中， 不在时才访问主存储器。 指令或操作数在高速缓冲存储器中时， 称为“命中”，反之称为“未命中” 。、In tel系列微处理器2.1概述P302.1.1 8086/8088微处理器1. 总述：8086是

18、标准16位微处理器，内外数据总线都为 16位;8088是准16位微处理器， 内数据总线为16位，外部数据总线为 8位。8086/ 8088除了外部数据位数及与此相关的 部分逻辑稍有不同外，内部结构和基本性能相同，指令系统完全兼容2. 设计中的重要概念：指令流水线；存储器分段（1）指令流水线：某时刻 EU执行的是BIU在前一时刻取出的指令，与此同时，BIU又在取EU下一个时刻的指令（2）储存器的分段模式： 把1MB的物理储存空间分为若干逻辑段，每个逻辑段最大为64KB。存储器的分段方式不是唯一的，各段之间可以连续、分离、部分重叠和完全重叠。这主要取决于对各个段寄存器的预置内容。一个具体的存储单元

19、的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。指令的物理地址 =段基址（CS X 16+偏移量（IP）逻辑地址=偏移地址=有效地址=偏移量3. 内部结构：朋ALBHBLCIIei.DHDLSPBFIHST11 计敌富亓點堆核指怦 皐址楷忖 局的芟吐R08fi Sift80 也再制卓閒标若寄拒需Q1MT 单 xCBU)拧制电盘（1）执行程序的步骤，即指令领取队列（IPQ）:从内储存器中取指令，从内储存 器或寄存器中获取操作数；执行指令；将结果存入内储存器或寄存器中（2）组成：总线接口单元（BIU）,执行单元（EU） 执行单元EU: 8个16位通用寄存器、1个16位标志寄存器、1个16位

20、运算数据暂 存器、1个16位算术逻辑单元（ALU）及EU控制电路组成。作用：是分析和执行指令，即EU控制电路从指令队列取出指令代码，经译码，发出相应的控制信号；数据在ALU中进行运算；运算过程及结果的某些特征保留在标志寄存器（EFLAGS 中 总线接口单元 BIU:由4个16位段寄存器（CS DS SS ES、1个16位指令指针寄 存器（IP）、1个与EU通信的内部暂存器、1个指令队列、1个20位地址加法器及总线控制 电路组成。作用：负责执行所有的“外部总线”操作，即当EU从指令队列中取走指令时， BIU即从内存中取出后续的指令代码放入队列中；当EU需要数据时，BIU根据EU输出的地址，从指定

21、的内存单元或外设中取出数据供EU使用；当运算结束时，BIU将运算结果送给指定的内存单元或外设。2.1.2 80286 微处理器相较于 8086 的改进：1. 内部由执行单元 EU,总线单元BU,指令单元IU,地址单元AU组成，可实现4级流 水线作业，加快了处理速度。2. 有 24 位地址线， 16 位数据线，地址线数据线不再复用，可直接寻址的存储空间为16MB 。3. 对 8086 向上兼容。4. 双模式：实地址模式和保护虚拟地址模式2.2 80486 微处理器的体系结构2.2.1 80486 微处理器的体系结构特点 特点表现在如下方面：1. 采用单倍的时钟频率2内部包含了 8KB的指令/数据

22、高速缓存器（Cache）3. 内部包含了相当于增强 80387 功能的浮点协处理器（ FPU）4. 硬件逻辑直接控制频度较高的基本指令5. 采用突发式总线传输方式6. 内部数据总线的宽度不只限于 32位。有 32、 64、 128位多种7. 对某些内部寄存器中部分位的内容进行了变动和增加8. 面向多处理器结构，在总线接口部件上增加了总线监视功能2.2.2 80486 微处理器内部结构1. 内部结构： 由 8 个逻辑单元组成， 总线接口单元、 指令预取单元、 指令译码单元、 指令执行单元、 段管理单元、 页管理单元、 高速缓冲存储器单元、 浮点运算单元， 和 80386 没有。2. 内部寄存器组

23、80486 的寄存器按功能可分为：基本寄存器、系统级寄存器、调试和测试寄存器、浮点 寄存器1. 了解：基本寄存器。2. 基本寄存器包括：通用寄存器、指令指针寄存器（EIP）、标志寄存器（EFLAGS、段寄存器3. 掌握：标志寄存器的 6 个状态标志（ 1 ） CF 进位标志：第 7 位有进位时为 1 ，否则为 0（2）PF 奇偶标志：某一步运算“ 1”的个数为偶数时为 1，否则为 0（3）AF 辅助进位标志：第 3 位向第 4 位有进位或错位时为 1，否则为 0（4）ZF 零标志：运算结果所有为 0 时为 1，否则为 0（5）SF 符号标志：最高为为 1时为 1，否则为 0（ 6） OF 溢出

24、标志：运算结果超出了带符号数的表示范围（-128=127）时为 1，否则为03. 80486 的工作模式： P34,P461. 实地址模式：在这个模式下， CPU 用 20 根地址线进行内存寻址，所以在这个模式下 CPU只能访问从OOOOOH -FFFFFH的地址范围的内存，即 1M大小的内存。4 个段寄存器装入的是段基址，可存放偏移地址的寄存器有指针寄存器、变址寄存器和 基址寄存器2. 保护模式：保护模式下采用的是 32 根地址线和数据线，运行 32 位指令，可寻址高 达 4GB 的物理地址空间4个段寄存器装入的不再是段基址，24 为的段基址存放在一个段描述符表中，段寄存器中装入的是段选择符

25、， 通过段选择符从段描述符中找对响应的描述符， 由该描述符便可获得 操作存储单元所在段的段基址3. 虚拟 8086 模式：有保护功能，能执行8086 代码的工作方式三、指令系统和寻址方式3.1 指令系统1. 指令的组成：操作码字段和地址码字段（操作数）2. 操作码字段：用来说明该指令所要完成的操作。3. 地址码字段：用来描述该指令的操作对象。一般是直接给出操作数，或者给出操作数存 放的寄存器编号，或者给出操作数存放的存储单元的地址或有关地址的信息。3.2 寻址方式 P531. 定义：指令中用于确定操作数存放地址的方法，称为寻址方式。2. 三种寻址方式：1. 立即寻址：如果地址码字段直接给出了操

26、作数女口： MOVAX,1234H2. 寄存器寻址：如果地址码字段指出了操作数所在的寄存器编号如： MOVAH,CL特点：节省了程序存储空间提高了指令执行速度3. 存储器寻址：如果操作数存放在存储器中，则地址码字段通过各种方式给出存储器 地址（ 1 ）直接寻址方式： 寻找的操作数的地址在指令中直接给出 表征：地址码为：地址表达式/ 地址表达式/ 数字表达式 默认的段寄存器是 DS,如果要用ES等寄存器要加上段超越前缀。如： MOVAX,ES： 1000H ；MOV AX,1000H 1000H意义：该数字是有效地址指令的物理地址 =段基址（地址）（CS X 16 +偏移量（有效地址）（IP）该

27、指令的意义：将ES段（设段基址=2000H）中有效地址为1000H和1001H两单元的内 容给AX,计算结果为 21000H （对应存储器的 34H）和21001H （对应存储器的 12H）,则AX=1234H（2） 寄存器间接寻址方式：在计算机中通常将 BX BP称为基址寄存器，S、DI称为变址寄存器，寻址时操作数的地址被放在这些寄存器中。若以S、DI、BX间接寻址，默认操作数在DS段，以BP间接寻址，默认操作数在 SS段。女口： MOV AX,SI（3） 寄存器相对寻址方式：操作数的偏移地址是指定寄存器的值与一个整数之和女口： MOVAX,DISPSI或 MOV AX,DISP+SI16位

28、寻址时：若以SI、DI、BX间接寻址，默认操作数在DS段，以BP间接寻址，默认操作数在SS段。32位寻址时：以 ESP EBP间接寻址，默认操作数在 SS段。其余在 DS（4）基址变址寻址方式：操作数的偏移地址是两个指定寄存器的值之和表征：基址寄存器名变址寄存器名;基址寄存器名+变址寄存器名BX、BP为基址寄存器，BX+变址寄存器所对应的默认操作数在DS段，BP+变址寄存器所对应的默认操作数在 SS段（5） 相对基址变址寻址方式：操作数偏移地址是指定寄存器的值与相对偏移量之和 表征： 位移量基址寄存器名变址寄存器名;位移量基址寄存器名+变址寄存器名;位移 量+基址寄存器名+变址寄存器名 符号名

29、基址寄存器名变址寄存器名;符号名基址寄存器名+变址寄存器名;符号 名+基址寄存器名+变址寄存器名 基址寄存器名+变址寄存器名土数字表达式（6）比例变址寻址方式（7）基址比例编址寻址方式（8）相对基址比例编址寻址方式3.3指令系统8088/8086 CPU的指令系统有四种：通用传送指令、累加器专用传送指令、地址传送指令和 标志传送指令。3.3.1数据传送指令MOVP62基本传送指令：把源操作数内容复指到目的操作数中。XCHGP63 交换指令：目的操作数和源操作数的内容进行交换LEAP64 有效地址传送指令LDS/LESP 64 地址指针传送指令LAHF/SAHF P66 标志寄存器传送指令PUS

30、H P66 压栈POPP67 弹栈PUSHF/POPFP67 16 位标志寄存器压栈 / 弹栈指令IN/OUTP6768 输入输出指令3.3.2 算术运算指令ADD/ADCP68 加法指令；带进位加法指令SUB/SBB P69 减法指令；带借位减法指令INC/DECP69 自加 1，自减 1NEGP69 求补指令CMPP70 只影响标志位的减法MUL/IMUL P70 无符号数乘法指令，带符号数乘法指令DIV/IDIVP71 无符号数除法指令，带符号数除法指令CBW/CWDP71 符号位扩展AAA/DAAP72分离BCD码数的加法调整指令；组合 BCD码数的加法调整指令 AAS/DA P72分

31、离BCD码数的减法调整指令；组合 BCD码数的减法调整指令 AAM P73分离BCD码的乘法运算调整指令AADP73分离BCD码的除法运算调整指令3.3.3 逻辑运算和移位指令AND/PR/XORP74 逻辑与 /或/异或指令NOT P74 逻辑非指令TESTP74 只影响标志位的与操作指令SAL/SHLP75 算术左移，逻辑左移指令SHR/SARP7576 逻辑右移，算术右移指令ROL/ROR/RCL/RCR P77 循环移位指令3.3.4 串操作指令MOVS/MOVSB P79 串传送指令LODS/LODSB/LODSW/LODSD P79 串取出指令STOS/STOSBV/STOSW/S

32、TOSDP80 串存储指令CMPS/CMPSB/CMPSW/CMPSDP80 串比较指令3.3.5 控制转移指令JMP P83 无条件转移指令LOOPP88循环控制指令CXM 0则转JCXP88循环控制指令CX=0则转号件指 无数转令转穆条杵说明CF-1自进位转鞘（与JU/JKA匕童CF-Q无进位转移（与JAE/JW£ft）JP/JPEPF=1校验为髀转移JP/JPO检鲨为奇转格JA/JNBECF-ZF-0矗于/不低于换寻于转棒JAE/JNB匸FP高于或等于/不低于转榕JB/JNAECF 1低于/不高于或等于转移JBE/JHACfM翊片1低于或等于/不高于转称JE/JZZtM等于丿为

33、寥转楼ZF 0不等于/非零转棒326处理器控制指令HL P93处理器暂停指令ESCP93处理器脱离指令WAITP93处理器等待指令LOCK P93总线锁定前缀NO P93空操作指令四、汇编语言程序设计4.1汇编语言指令P1001. 汇编语言的特点：优点：目标代码精简、占用内存少、执行速度快缺点：编程难度大、出错可能性大、程序设计和调试时间长、可移植性差2. 适用范围：对内存容量和速度要求比较高的编程场合4.1.1汇编语言基本语法1. 一般格式：标识符：操作符操作数；注释PS:标识符，只存在于代码段，不能用汇编语言的保留字2. 常量和变量1. 变量（1）SEG可得段基址；（2）OFFSET可得偏

34、移地址（3）类型：类型表示位数占用存储器存放特点字节DB8位1顺序存放字DW16位2低位字节放于双字DD32位4低位地址2.常量(1)立即数N DB 10(2) 字符串常数 MOV AL, ' 6'自动转化为ASCII码(3) 符号常数 EQU或=，前者指在后续语句中不能改变，后者可以NI EQU 78,此时 NI不再是变量而永远是 783. 运算符1. 算数运算符：+ (加法)、-(减法)、* (乘法)、/ (除法)、MOD (除法取余数)2. 逻辑与移位运算符：AND (与)OR (或)XOR(异或)NOT (非) SHL (左移)SHR(右移)3. 关系运算符：EQ (=

35、)、NE (工)、GT (>)、LT(v)、GE (A)、LE (<):MOV AL,2AH EQ 2BH '所得结果 AL 为 04. 分离运算符：HIGH (截取高8位)、LOW (截取低八位)：MOV BL,L ow 1234H ;BL=34H5. 属性操作符(1) PTR操作符：如在数据段定义DW CXK为1234H,在代码段用MOV AL,BYTE PTR CXK® AL=34H(2) 段操作符：MOV AL,ES:BX原本默认数据段在 DS,现在调整为 ES6. 数值回送操作符(1) SEG操作符，回送段基址(2) OFFSET操作符，回送偏移地址(3

36、) TRPE操作符：若变量为字节返回1，字2双字4;常数返回0'标号类型为 NEAR 为-1 , FAR为-2(4) LENGTH操作符：MOV CX,LENGTH NI返回字符转 NI外层DUP的值(5) SIZE操作符：SIZE=LENGTH*TYPE4.1.2 伪指令 P1061. 处理器选择伪指令：默认为 8086,若在程序最前面或某一程序指令那一行加上.486，代表使用80486微处理器2. 逻辑段定义伪指令1. 段定义语句：SEGMENT/ENDS2. 指定段基址：AT3. 指定偏移地址：ORG4. 分配段寄存器：ASSUME5. 说明寻址方式： USE1632只适用于80

37、386后的机型3. 数据定义伪指令：DB、DW、DD4. 地址计数器$1. $在指令中：本条指令第一个字节的偏移地址2. $在伪指令中：当前字节的偏移地址5. 过程与宏定义伪指令1. 过程定义伪指令：子程序。过程名PROC属性RET过程名 RNDP2. 宏定义伪指令ADDUP MACRO AD1,AD2,SUMADDUP BX,24,DX ;宏调用，用实际参数取代形参3. 条件汇编伪指令IF条件；条件成立汇编此块ELSE；条件不成立汇编此块ENDIF6. 源程序结束伪指令1. END2. END START4.2汇编语言程序设计方法4.2.1汇编语言程序设计的基本步骤及开发过程明确任务、分析问

38、题、确定算法t画出程序流程图t分配内存单元和寄存器t变成与调试4.2.2汇编程序设计的基本方法1顺序程序设计2. 分支程序设计3. 循环程序设计4.2.3子程序设计与调用1. 子程序的调用与返回2. 现场的保存和恢复3. 主程序与子程序之间的参数传递4. 子程序的嵌套和递归4.2.4 DOS和BIOS功能调用1. DOS功能调用2. BIOS功能调用五、储存系统1.2.CPU内歸骞存器5.1.1分级存储系统内部寄存器组：对其读写速5.1 概述 P144容量増度最快，可减少微处理器访问外部的次数，但数量不可能很多。3. 高速缓冲存储器（CaChe）:用于装载当前程序和数据，使微处理器能以最高的速

39、度工作。4. 内存储器：运行的程序和数据都放在其中。5. 外存：如软盘、硬盘、光盘等，其存取速度比内存要慢得多。5.1.2半导体存储器的分类1. 存储器的分类（储存介质）：半导体存储器（高速缓存器，内储存器）、磁表面存储器（硬盘）、光盘存储器2. 半导体存储器的分类（存取方式）：随机存取储存器 RAM,只读存储器ROMRAM特点：存取速度快，掉电内容遗失，挥发性存储器ROM特点：掉电内容不丢失，非挥发性存储器3. 随机存取储存器RAM分类：静态RAM和动态RAM（SRAM DRAM）（1）SRAM:至少需要6个晶体管才能存储和访问一位二进制信息（2）DRAM：只需要1个晶体管和电容就能存储一位

40、二进制的信息（3）对比：SRAM不需要刷新，速度快，但电路复杂价格高，用于高速缓冲存储器，而DRAM价格低，集成度高，多用于内存条4. 只读存储ROM1. 应用：存放微型计算机的基本程序和数据，如BIOS U盘2. 分类：（1）掩模式ROM:写入的数据不能更改，一般为大批量的微机产品（2）可编程ROM（ PROM）:只能写入一次数据（3）可擦除可编程 ROM（ EPROM）:可重复写数据，但改写前要用紫外线照射（4）电可擦除可编程 ROM （EEPROM）：能更方便的改写数据（5） 闪存：能耗低，读取速度比EEPRO M快，抗震性好，存储可靠性高5.1.3存储技术发展1. 具体存储技术发展：容

41、量大、速度快、价格低、体积小2. 存储方式：云计算5.2内存储器的构成原理 P1485.2.1存储器芯片的接口特性1. EPRO M的接口特性：可擦除可编程 ROM，可重复写数据，但改写前要用紫外线照射1. 典型产品：2716、2732、2764、27128、27256、275122. 引脚：（1） 地址线：AAo，i由芯片存储单元个数决定，个数为 2i+1（2）数据线：D7D0（3）片选线：CE有效才工作（4）输出允许线：OE（5）电源线：Vcc（6） 编程电源：Vpp，编程时+20V，正常读操作时+5V（7）地：GND2. EEPRO M的接口特性：电可擦除可编程，能更方便的改写数据1读写

42、单位：字节2. 典型产品：2816、2817、2816A、2817A、2864A3. 引脚（1）AoAio:地址线（2）OE读允许（3）l/Ool/O7 :数据输入/出线（4）CE:片选（5）WE:写允许（6）RDY/BUSY写字节为低电平，写完后高电平4. 重点：2816A、2817A3. SRAM接口特性：静态 RAM,高速缓冲存储器1. 典型产品：2128、6116 ； 6232、62644. DRAM的接口特性：动态 RAM，内存条1. 特点：w 2ms 一次的地址循环2. 实现DRAM定时刷新的方法： CPU通过一定的控制逻辑； DMA控制器；专用DRAM控制器5. 单列直插（SIM

43、M）式DRAM存储器的接口特性1. 分类：8位和9位2. 72线SIMM标准的引脚分配及功能5.2.2内存储器的设计一般包括三项工作：存储器结构的确定，存储器芯片的选择，存储器的连接1. 存储器结构的确定：单存储体结构（外部数据总线8位），多存储体结构（外部数据总线大于8位）1. 奇体和偶体：奇数地址的存储单元（与CPU数据总线D15D8相连），偶数地址的存储单元（与CPU数据总线D7D0相连）2. Ao=O,偶数地址存储器工作 BHE=0,奇数地址存储器工作2. 存储器的片选方法1. 存储芯片的地址线与 CPU的低位地址总线直接相连；CPU的高位地址信号线通过译码产生存储芯片的片选控制信号2

44、. 高位地址信号的译码方式：线选法、局部译码法、全译码法（1）线选法：高位地址线直接作为各个存储芯片的片选控制信号（2）局部译码法：对高位地址线的一部分进行译码，产生各个存储芯片的片选控制信 号（3）全译码法：对全部高位地址线进行译码，产生各个存储芯片的片选控制信号3. 存储器连接的基本步骤：1. 根据系统实际装机存储容量，确定存储器在整个存储空间中的地址2. 选择合适的存储芯片3. 画出地址位图，片选译码电路4. 常见芯片：1. RAM： 6264 , 8KB, 13个地址引脚（低位地址 13个），两个片选信号2. EPROM: 2764, 8KB, CE是片选信号3. EEPROM 98C

45、64A, 8KB, CS1,CS2是片选信号4. 38译码器:74LS138,可以保证 8个芯片只有一个被选中。使能端（工作前提）G1,G2A,G2B时才工作；C、B、A控制八个 Y输出5.3应用实例5.3.1 位扩展例：现在有一个芯片 8164A是64KX 1bit，试构成64KB的储存器l>R|>7 T1>641)10000HFFFFH11 / 1行地址vA0-A7AH列地址5.3.2 字扩展例：用SRAM6264芯片构成容量为 32KB的存储器，设地址范围为27FFFH2FFFFH注意#MEMR和#MEMW必须作为译码器的输入端5.3.3字位扩展例：用32Kb的芯片构成

46、256KB的内存综合以上的方法即可。六、输入/输出方式及中断系统6.1常用输入/输出方法P180常见的CPU与I/O接口之间的数据传送方式有：无条件传送、查询传送、中断控制、直接存储器存取6.2中断及中断控制器 8259A P186 P1961. 什么是中断？ P186所谓：“中断”是指在 CPU正常运行程序期间，由于内部或外部某个非预料事件的发生，使CPU暂停正在运行的程序，而转去执行引起中断事件的程序，然后再返回被中断了的程序，继续执行2. 中断和查询的区别？中断时CPU是被动的用于处理计划外的紧急情况，而具有电路层面上的优先级；查询时CPU 是主动的用于处理计划内的普通情况，仅在软件上自

47、己设定优先级。3. 中断向量和中断向量表？ 中断向量：中断服务程序的入口地址。 用于存放各中断服务程序入口地址的表就是中断向量表4. 8259A级联片数和级数的关系：级数 =nX 7+15. 8259A 工作方式： 5 类1. 中断优先级管理方式有关的方式（ 1 ）中断嵌套方式（2）自动循环优先级方式（3）特殊循环优先级 （ 4）特殊屏蔽方式2. 与中断结束有关的中断方式（ 1 ）自动中断结束（ 2）非自动中断结束3. 与中断请求触发方式有关的工作方式（ 1 ）边沿触发方式（ 2）电平触发方式4. 程序查询方式5. 读 8259A 内部寄存器状态工作方式6. 8259A 的中断处理过程： P2

48、00七、可编程接口芯片可编程：可以通过软件编程来控制工作方式7.1 可编程定时器 / 计数器 8254 及其应用实现定时功能的方法1. 软件定时：执行一个固定的程序段来实现定时2. 硬件定时：（ 1 ）不可编程硬件定时；用一些中小规模集成电路器件来构成的定时电路。缺点是电 路接好后定时和延时时间就是定值，难以改变（ 2）可编程硬件定时：利用软件方便地确定和改变定时时间和定时范围。需要可编程 计数器来实现7.1.1 8254 的内部引脚1. 内部结构： 3 个 16 位计数器、数据总线缓冲器、读 / 写控制逻辑和控制字寄存器1. 计数器： 16 位减一计数器，计数初值寄存器，输出锁存器2. 计数

49、器的功能：（1）定时器：CLK脉冲为标准的时钟信号时（2）计数器：CLK脉冲为非标准周期的脉冲信号时3. 控制字寄存器：存放控制字4. 数据总线缓冲器：可作为 8254与CPU数据总线之间相连的接口5. 读写逻辑控制2. 引脚见 P220P2217.1.2 工作方式1计数启动方式：由 GATE端信号的形式决定1. 软件启动：GATE端为高电平2. 硬件启动：GATE端有一个上升沿2. 方式0:计数结束中断的方式1. 特点：软件启动，不自动连续计数2. 计数结束后输出：“1 ”3. 门控信号GATE为“ 0”时暂停输出4. 应用：中断请求信号5. 计数方式：下降沿到下一个下降沿为一个周期(如不提

50、及都是此形式)3. 方式1 :硬件可重触发单稳方式1. 特点：硬件启动，不自动重复计数，输出锁存器计数到最后一个脉冲低电平2. 计数结束后输出：“1”3. 门控信号GATE “1 ”t“ 0”时不影响。“0”t“ 1”时重新计数一次4. 方式2:频率发生器(分频器)1. 特点：软/硬件启动，自动重复计数2. 输出：频率为1/N的矩形波信号3. 门控信号 GATE “ 0”时禁止计数并输出“ 1”，为“ 1 ”时将初值寄存器读取重新计 数5. 方式3:方波发生器1. 特点：软/硬件启动，自动重复计数2. 输出：计数初值为奇偶时情况不同? ±1(1) 奇数：输出周期为 云?的正负脉冲(2

51、) 偶数：输出频率为 竽的连续对称方波信号3. 门控信号GATE保持高电平6. 方式4:软件触发选通方式1. 特点：软件启动，不自动连续计数2. 计数结束后输出：一个 CLK宽度的低电平3. 门控信号GATE为“ 0”时暂停计数，为“1”继续7. 方式5:硬件触发选通方式1. 特点：硬件启动，不自动连续计数2. 计数结束后输出：一个 CLK宽度的低电平3. 门控信号GATE为“ 1”则开始计数或重复一次计数7.1.3方式控制字7.1.4程序编写MOVDX,；写入控制的计数器的地址MOVAL,36H；写入控制字第一步OUTD,AL写入控制字第二步MOVAL,0;写入计数值OUT40H,AL;写入低八位OUT 40H,AL ；写入高八位，当计数次数超过256时考虑定时时间的长度取决于时钟脉冲个数和脉冲周期特点：可编程的逻辑器件，非通道型的接口，具有特定功能，可实现计数和定时 功能：计数计时，然后对外部设备控制7.1.5 总结1