投币公用电话 课设

1、15辽宁工程技术大学电子技术课程设计1.摘要本次设计的任务是设计出投币电话机的控制电路。当投有硬币后，此时秒脉冲发生器开始工作，输出秒脉冲信号。十六进制加法计数器74LS161芯片在接收到秒脉冲信号时开始计数，该电路可用四片74LS161来实现。市话模式下通话时间为3分钟共180秒，十六进制加法计数器计到160秒时输出一个信号，送到剩余时间控制电路完成下一步功能。控制电路在160秒通话期间内进行计数，当超过160秒，红灯亮并且开始倒计时。3分钟过后，当脉冲切断，通话也随之切断。减法器的作用是在电话最后的20秒用来控制译码显示电路显示剩余时间，每过1s自动减1。译码显示电路接收减法器的信号用来显

2、示电话的最后20s时间，并且开始倒数显示，此次实验因设备局限性将选择使用数字电子实验箱上的七段译码显示电路。电话通话3分钟由预置时间电路完成。3分钟过后，自动切断电源，所有电路均不工作。关键字：计数器 秒脉冲发生器 控制电路012.综述投币电话作为一种公共通信工具，给人们的日常生活和工作带来了极大的方便。投币电话控制器的设计思路与自动售货机和投币洗衣机等这类机器的控制思路大致相同。因此，了解投币电话的控制对于使用和维护这类设备都有着一定的现实意义。随着我国经济不断发展，人们对于自动售货的需求越来越大。从自动售货机，到投币公共电话，再到公共汽车投币，话费充值机等等，自动投币项目相关行业越来越被重

3、视。本设计通过对于投币公共电话控制器基本功能的分析与设计，给出了实现自动投币及时间控制的方案。通过对于各个方案的讨论，仿真，验证可以进一步了解，熟悉此类电路的设计与运用。123.各单位电路的设计及其参数计算3.1投币电话控制器的整体框架 根据投币电话控制器的设计任务和要求，及其概述中介绍的电话控制器电路的基本组成可知，投币电话控制器是由555秒脉冲发生器、可逆加减计数器、控制电路、译码显示电路、定时电路组成。因而，投币电话控制器的方案框图为图3-1所示。秒脉冲发生器预制时间执行机构 译码显示电路减法器计数器控制电路 图3-133.2秒脉冲发生器秒脉冲发生电路是由555定时器和若干电阻和电容原件

4、组成的多谐振荡器来实现的。多谐振荡器是一种在接通电源后，就能产生一定频率和一定幅值矩形波的自激振荡器，常作为脉冲信号源。我们用555定时器构成一个周期为1s的多谐振荡器来实现投币电话控制器的计时功能。其输出周期为T=（R1+2R2）C Ln20.7（R1+2R2）C的脉冲信号。 图3-2-1 图3-2-2阈值输入阈值输出复位输出放电管TXX00导通<2/3VDD<1/3VDD11截止>2/3VDD>1/3VDD10导通<2/3VDD>1/3VDD1保持原态保持原态表3-2-1多谐振荡器的特点：（1）电路没有稳态，只有两个暂稳态。（2）通过电容的充电和放电，使

5、两个暂稳态相互交替，产生自激振荡，无需外触发。（3）输出周期性的脉冲信号。 电路的工作原理为：接通电源瞬间t=0时，电容C来不及充电，C为低电平；此时，555定时器内R=0，S=1，触发器置1，即Q=1，输出U0为高电平。同时，由于Q=1，放电管V截止，电容C开始充电，电路进入暂稳态。充电电流由，电容两端电压随充电按指数上升，充电时间常数为。电容上电压上升正向阈值电压时，555定时器复位输出低电平，放电管导通，充电结束。定时器输出为低电平时，放电管导通，电容放电。放电电流由，电容两端电压随放电从正向阈值电压开始指数规律下降，放电时间常数。电容上电压下降到反向阈值电压时，定时器输出高电平，放电管

6、截至，放电结束。电容放电结束，电路又开始新一轮的充放电。充电从到结束，放电从到结束，此电路没有稳态，只有两个暂稳态，交替变化，输出连续的矩形波脉冲信号。3.3计数器 方案一：由于通话时间为3分钟共180秒，使用3个74LS192组合可完成180s计数。74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出。BO为借位输出：0000状态后负脉冲输出。 图3-3-1 图3-3-2     

7、60;        输入     输出MRP3P2P1P0Q3Q2Q1Q0 1 × × ×××××0000 0 0 × ×dcbadcba 0 1  1××××    加计数 0 1

8、60;1 ××××    减计数表3-3-1第一片74192，采用预置法，将其预置端输入1001状态，实现从9到0的十进制减计数，作为180秒计时的个位，其CP脉冲为555定时器输出的秒脉冲。第二片74192，采用预置法，将其预置端输入0111状态，实现从7到0的八进制减计数，作为180秒计时的十位，其触发脉冲为上一片74192的BO输出信号。第三片74192，采用预置法，将其预置端输入0001状态，实现从1到0的二进制减计数，作为180秒计时的百位，其触发脉冲为上一片74192的BO输出信号。将三个74LS192

9、组合成一个初始值为179的减法器，由秒脉冲提供信号。个位上的74LS192接收到由秒脉冲发生器发出的信号，开始计数，当个位上为递减到0时，BO向十位上的74LS192传递一个低电平，十位上的74LS192计数；当十位递减到0时向百位上的74LS192传递一个低电平，百位计数。图3-3-3方案二：由于通话时间为3分钟，共180秒，用三十进制加法器可把时间分为6段，当计数器每计到30秒时，就输出一个信号，送到控制电路完成下一步功能。该电路用两片74LS90来实现。74LS90具有复位、置9、计数等功能。7490是最基本的同步计数器，有简单的“加计数”和“清零”功能。电路中两个7490计数器除电源共

10、用外，各自独立。计数器中有时钟输入端CP，清零端CR，行输出端依次为QA、QB、QC、QD。电位功能：复位。当复位输出端R01、R02全为“1”（而置9输入端S91、S92中有“0”）时，使QA、QB、QC、QD清零，实现计数器清零工作。置“9”。当置“9”输入端S91、S92全为“1”（同时，复位输入端R01、R02中有“0”）时，可使触发器Q0、Q3置“1”，而Q1、Q2、置“0”；即当计数器连接成8421BCD码方式，可置“9”为QDQCQBQA=1001；当计数器连接成5421BCD码方式，则置“9”为QAQDQCQB=1100。因为复位和置9均不需要时钟脉冲CP作用，因为又称为异步复

11、位和异步置“9”。计数。当R01、R02和S91、S92中均有“0”时，各触发器恢复JK触发器功能而实现计数功能。CP0、CP1时钟脉冲下降沿有效。7490集成计数器的功能如表3-13所示。当右边的7490计数至3（即0011）时与门输出高点平使计数器复位。与门输出又是30进制计数器的进位输出端可获得CP脉冲的30分频信号3.4控制电路方案一：此电路在180秒的前160秒通话期间，绿灯亮，表示一切正常，而当时间超过160秒后，红灯亮。即计数器在180-020的过程中，绿灯一直亮；当计数器在019-000的过程中为红灯。当计数器在019-000时，百位上74LS192为0000，十位上74LS1

12、92为000X，故我们可用百位和十位上的输出端的电位特性控制红灯和绿灯亮。用四输入或非门将百位74LS192的Q0与十位74LS192的Q3,Q2,Q1连接，输出端与红灯用与门和电源连接，输出端接非门与绿灯用与门和电源连接。当计数器在019-000时，四输入或非门的输入全为0，输出为1，红灯亮，而绿灯的与门输入端分别是0和1，所以不亮。其他情况下，四输入与非门的输入不全为0，所以输出为0。此时绿灯亮，而红灯不亮。图3-4-1预置时间即为通话的控制时间，具体时间设定为3分钟，用555定时器组成的单稳态触发器来实现通话时间的控制。将三个74LS192的P3,P2,P1,P0分别按百位，十位，个位设

13、置为0001，0111，1001，即预置通话时间的为179s，将74LS192的预置输入控制端与电源连接。当开关断开或接地时，74LS192计数器无响应；当开关接至电源时，74LS192计数器的预置输入控制端接受到信号，使计数器置数，开始工作。方案二：控制电路由CD4017十进制计数/脉冲分配器加上发光二级管组成，主要作用是时间控制。此电路在180秒的前160秒通话期间，绿灯亮，表示一切正常，而当时间超过160秒后，红灯亮，并且开始计时。基主要功能是接受三十进制加法器的输出信号，并把每一个信号分配输出。CD4017是一个脉冲分配器，它将每一个输入脉冲从Y0Y9分别输出并且在最后20秒开始倒计时

14、。当脉冲切断，通话也随之切断。CD4017内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整体输出时序就是Y0、Y1、Y2Y9依次出现与时钟同步的高电平，宽度等于时钟周期。CD4017有CP输入端和EN使能端，CR为清零端，当在CR端上加高电平或正脉冲时，其输出Y0为高电平，其余输出端（Y1Y9）均为低电平。CD4017有10个输出端（Y0Y9）和1个进位输出端C0。输入10个计数脉冲，C0就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。由此可知，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态。当CD4017的输出端依次输出高电平时，驱动发光二极

15、管也被点亮。发光二极管要求驱动电压小一点，一般在1.66V左右，电流在5mA左右。330的电阻在电路中走限流作用。3.5数字显示器方案一：数字显示电路通常由译码器和显示器等部分组成。此次数据已由十进制8421BCD码给出，因此可直接连接数码显示器。数码显示器是用来显示数字、文字或符号的器件。预置时间即为通话的控制时间，具体时间设定为3分钟，用555定时器组成的单稳态触发器来实现通话时间的控制。将三个74LS192的P3,P2,P1,P0分别按百位，十位，个位设置为0001，0111，1001，即预置通话时间的为179s，将74LS192的预置输入控制端与电源连接。当开关断开或接地时，74LS1

16、92计数器无响应；当开关接至电源时，74LS192计数器的预置输入控制端接受到信号，使计数器置数，开始工作。最后20秒时显示，即要求红灯亮时显示倒计时，将十位和个位的74192每个输出端都通过二输入与门与数码显示管连接，与门的另一个输入端连在一起后与红灯的控制信号相连（即连接到红灯前面的与门的输出端）。实现179进制百位数的数显器与74LS192连接如图所示，实现20进制（179进制十位和个位）连接图如图所示以及20秒倒计时显示如图3-5-1所示。十进制数输 入输 出字形D3D2D1D0abcdefg0LLLLHHHHHHL01LLLHLHHLLLL12LLHLHHLHHHH23LLHHHHH

17、HLLH34LHLLLHHLLHH45LHLHHLHHLHH56LHHLLLHHHHH67LHHHHHHLLLL78HLLLHHHHHHH89HLLHHHHHLHH9如图3-5-2所示，上面两块加百位数码管为179-000倒计时，下面两块为20秒倒计时。图3-5-2方案二:译码显示电路由七段译码器/驱动器7448组成。它可以根据其输入端的信号驱动共阴极数码管。在此，其输入是最后20秒的剩余时间。七段显示译码器的每一代码经过译码被“辨别“出来的特别电路状态，要驱动某一数字显示器的多个笔划段，使其发光显示数字。7448是带驱动器的七段显示译码器，能直接驱动数码管发光。其引出端中D、 C 、B、A是

18、BCD码输入端，oa、ob、oc、od、oe、of、og是译码器的输出端，与半导体数码管的相应七端相连接，VDD接+5V电源正极。7448用来驱动共阴极显示器。7448的D、 C 、B、A为BCD码输入端分别同计数器的输出端QD、QC、QB、QA相连，输入不同的BCD码，输出相应的七段码。（1）灯测试输入端LT：L称为灯测检查。用IT可检查七段显示器各字段工作是否正常。当LT=0时，不论D、C、B、A状态如何，输出或非门被封锁，输出均为“1”，所以显示器显示数字“8”。（2）灭灯输入端BI/RBO： BI/RBO输入可以显示灯熄灭，其功能与LT恰好相反。通常在有效数据的最高位与最低位的零不需要

19、显示时使用。（3）数据锁存输入端RBIE=1时，译码器则将当前数据锁定，以便能够更清楚地看清译码器译出的数据。注意：输入端B、C、D、A数据级名值大于9时，译码器将输出全部置零，使译码器不能显示。（4）2ES102为共阴显示器，为使7448与2ES102匹配，需连接7个200的电阻走限流作用。为了能实现设计要求，需用两个7448和两个显示器2ES102来组成电路。（5）减法器减法器是由一片可预置的十进制同步加/减计数器74190和74192组成的三十进制减法计数器，其电路图所示：十进制同步加减计数器CT74LS190：74190是可预置数BCD码可逆计数器。它具有预置数、加计数和减计数、保持等

20、四种功能。 主要逻辑功能1、异步置数功能。当LD=0时，与CP无关，并行输入数据QDQCQBQA=ABCD。2、计数功能。取CTEN=0，LOAD=1。当U/D=0时，对应CLK脉冲上升沿，十进制加法计数。当U/D=1时，对应CLK脉冲上升沿，十进制减法计数。图5-3 741923、保持功能。当CTEN=LOAD=1时，计数器保持原来的状态不变。74LS192为可预置的十进制同步加/减计数。&#9312; 192的清除端是异步的。当清除端CLR为高点平时，不管时钟端（DOWN、UP）状态如何，即可完成清除功能。&#9313; 192的预置是异步的。当置入控制端LOAD&

21、#8217;为低电平时，不管时钟CP的状态如何，输出端（QA-QD）即可预置成与数据输入端(A&#8212;D)相一致的状态。&#9314; 192的计数是同步的。靠DOWN、UP同时加在4个触发器上而实现。在DOWN、UP上升沿作用下(QA&#8212;QD)同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用DOWN、UP，此时另有个时钟应为高电平。&#9315; 当计数上溢出时，进位输出端CO&#8217;输出一个低电平脉冲，其宽度为UP低电平部分的低电平脉冲；当计数下溢出时，错位输出端BO&#8217;输出一个

22、低电平脉冲，其宽度为DOWN低电平部分的低电平脉冲。&#9316; 引出端子符号及功能：BO&#8217; 借位输出端（低电平有效）CO&#8217; 进位输出端（低电平有效）DOWN 减计数时钟输入端（上升沿有效）UP 加计数时钟输入端（上升沿有效）CLR 异步清除段A&#8212;D 并行数据输入端LOAD&#8217; 异步并行置入控制端（低电平有效）QA&#8212;QD 输出端。4.方案选择在本次设计中，我提出了两种方案。方案一的主体设计思路较为常规化，显示的倒计时从179到0。而方案二则不同，是每30秒计数一次，通过6个30秒的循环达

23、到目的。相比较与方案一，方案二无法一直显示剩余时间，在实际生活中方案一更加具有实用性，故选择方案一。5.仿真5.1元器件及参数选择电阻：47K(2个)；电容：100F（1个）；0.01F（1个）；芯片：74LS192(计数器3个）；7408（四2输入与门3个）；7432（四2输入或门1个）；7404（六反相器1个）；七段式数显示器（5个或3个）。5.2电路仿真结果仿真结果如图：图5-2-16. 课程设计体会从最开始的选材到最后的确定方案用了将近4天的时间，由于找不到元器件做出仿真，也由于没有用过某些元件而不得不在最后两天抛弃原有的方案，自己再重新选材并重新连接电路，到仿真部分借鉴了网上的部分资料，由于时间安排得过于仓促，做出的方案或许存在不足或缺陷，这次课程设计让我