随机存储器实用教案

1、1静态静态(jngti)RAM（SRAMStatic RAM） 第1页/共22页第一页，共22页。2动态动态(dngti)RAM（DRAMDynamic RAM） DRAM是用MOS管栅极衬底间的分布电容来存储信息的. 由于存在泄漏电流，电容上储存的电荷（信息）不能长期保存，需要定期进行(jnxng)刷新，因而外围电路比较复杂。显然，DRAM上的信息也是易失性的。 DRAM的特点是集成度高（存储容量大），功耗低，但速度慢，外围电路复杂。第2页/共22页第二页，共22页。5.2.2 RAM的基本(jbn)存储电路 1SRAM六管静态(jngti)基本存储电路第3页/共22页第三页，共22页。对外

2、有四条引线：X地址译码线，也称X（行）选择(xunz)线，T5、T6为行选门控管Y地址译码线，也称Y（列）选择(xunz)线，T7、T8为列选门控管，只有当外部的地址选通信号（X线和Y线）有效时，才选中此存储电路数据输入输出线I/O数据输入输出线 I/O按教材(jioci)P179简要说明工作原理第4页/共22页第四页，共22页。2DRAM单管动态基本单管动态基本(jbn)存储电路存储电路第5页/共22页第五页，共22页。按教材P179简要说明工作(gngzu)原理第6页/共22页第六页，共22页。第7页/共22页第七页，共22页。5.2.3 RAM的内部结构第8页/共22页第八页，共22页。

3、 1. 存储体存储体 存储体是存储器储存信息的主体，它由大量的基本存储体是存储器储存信息的主体，它由大量的基本(jbn)存储电路按一定的规则组合而成。存储电路按一定的规则组合而成。例如，容量为例如，容量为2K 8位的存储器芯片，一共有位的存储器芯片，一共有2K个存储单个存储单元，每个单元由元，每个单元由8个基本个基本(jbn)存储电路组成，可以储存存储电路组成，可以储存 8位二进制信息，故该芯片的存储体共包含有位二进制信息，故该芯片的存储体共包含有 210248个个基本基本(jbn)存储电路。这些基本存储电路。这些基本(jbn)存储电路一般成矩阵存储电路一般成矩阵排列，排列方法与地址译码方式有

4、关。排列，排列方法与地址译码方式有关。 第9页/共22页第九页，共22页。 2地址地址(dzh)译码译码 存储器中的每一个存储单元都有一个对应的地址存储器中的每一个存储单元都有一个对应的地址(dzh)，CPU访问存储器的某一单元时，首先必须将该访问存储器的某一单元时，首先必须将该单元的地址单元的地址(dzh)经地址经地址(dzh)总线送到该存储器，经总线送到该存储器，经过译码后，才能找到该单元。存储器内的地址过译码后，才能找到该单元。存储器内的地址(dzh)译译码有两种方式：码有两种方式： (1) 单译码方式单译码方式 地址译码只使用地址译码只使用(shyng)一个译码器，译码器的一个一个译码

5、器，译码器的一个输出端选择一个存储单元（即一个字），故此输出线又输出端选择一个存储单元（即一个字），故此输出线又称字线，一根字线选择某个字的所有位。称字线，一根字线选择某个字的所有位。 第10页/共22页第十页，共22页。第11页/共22页第十一页，共22页。第12页/共22页第十二页，共22页。(2)双译码方式双译码方式 在字数较多的存储器中，为了减少输出选择线的在字数较多的存储器中，为了减少输出选择线的数目数目(shm)，一般采用双译码方式。，一般采用双译码方式。 在双译码方式中，将存储单元排列成矩阵形式，在双译码方式中，将存储单元排列成矩阵形式，地址译码器分为两个（地址译码器分为两个（X

6、译码和译码和Y译码），即要在存译码），即要在存储矩阵中选择某一存储单元是靠储矩阵中选择某一存储单元是靠X、Y两个译码器的两个译码器的选择线的交点来确定的。选择线的交点来确定的。 第13页/共22页第十三页，共22页。第14页/共22页第十四页，共22页。第15页/共22页第十五页，共22页。3. I/O和控制电路和控制电路 I/O电路处于数据总线和存储体单元之间。电路处于数据总线和存储体单元之间。由于数据总线可挂多种器件由于数据总线可挂多种器件(qjin)，并且数据可能写入，并且数据可能写入RAM，也可能从，也可能从RAM中读出，因此，中读出，因此，I/O电路通常采用双电路通常采用双向的三态门电路向的三态门电路CS片选信号，低电平有效(yuxio)，用途：WE写允许(ynx)信号第16页/共22页第十六页，共22页。5.2.4 典型RAM芯片(xn pin)举例 1Intel 51256 SRAM 第17页/共22页第十七页，共22页。CE片选信号(xnho)第18页/共22页第十八页，共22页。2Intel 2101