数字钟电路设计说明书

1、华南农业大学电子线路综合设计数字钟电路朱文强田青山钟家荣班级：14电气类3班组别：第10组指导教师：彭孝东2016 年 6 月 22 b摘 要在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智 能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等冇点，本设计 就以数字电路为核心的智能电了钟。数字钟是采用数字屯路实现对时、分、秒数字显示的计时装置，广泛用于个 人家庭，车站，码头办公室等公共场合，成为人们日常生活屮不可缺少的必需品, 由于数字集成电路的发展和石英晶体振荡器的广泛使用，使得数字钟的精度，运 用超过来时钟表，钟表的数字化给人们生产生活带来了极大的方便，而且打打地

2、扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的 意义，本设计电路由让时电路、动态显示点路、控制屯路、显示电路等部分组成, 在数码管上现实24小吋计吋的吋刻，具有计吋、校吋、报吋的功能。数字钟计时的标准信号应该是频率相当稳定的1hz秒脉冲，所以要设置标准 时间源。数字钟计时周期是24小时，因此必须设置24小时计数器，应由模为 60的秒计数器和分计数器及模为24的计数器组成，秒、分、时由七段数码管显/j'* o为使数字钟走吋与标准吋间一致，校吋电路吋必不可少的。设计屮采用开关 控制校时直接用秒脉冲先后对“时”，“分”计数器进行校时操作。能进行整点报时，在从59分51

3、秒开始，每隔2秒种发出一次“滴”的信号,连续五次，此信号结束即达到止点。关键字:振荡器分频器译码器计数器校吋电路报吋电路目录1. 设计任务12. 数字电子钟电路系统设计12. 1数字电子钟模块122方案对比12. 3电路分析22. 3. 1晶体振荡器电路22. 3. 2分频器电路32. 3. 3计数器电路42. 3. 4译码器电路52. 3. 5显示器电路52. 3. 6校时器电路62. 3.7报时电路73. 结论84课程设计的收获、体会和建议85. 参考文献86. 附录10数字电子钟仿真图11数字电子钟实图12元器件清单表131. 设计任务设计制作一个数字电子钟。时间计数电路采用24进制，从

4、00开始到23后再回到00；各用2位数码管 显示时、分、秒；具有手动校时、校分功能，可以分别对时、分进行单独校止； 计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器响1秒停1秒地 响5次。2. 数字电子钟电路系统设计21数字电子钟模块数字电子钟设计模块如图1所示:译码显示模块报时模块计数模块校时模块秒脉冲产牛模块图1数字电子模块设计图22方案对比方案一： 采用晶体振荡器晶体振荡器电路给数字电子钟提供一个频率稳定准确的32768hz的方波信 号，可保证数字电子钟的走吋准确而稳定。 采用cd4060计数做分频器数字电了钟的晶体振荡器输出频率较高，为了得到1hz的秒信号输入，要将 振动器的输

5、出信号进行分频。cd4060在数字集成电路中可实现的分频次数最高, 而且它述包含振荡电路所需的非门，使用更方便。cd4060计数为14级2进制计 数器，经过14次分频可以将32768hz的信号分频为2hz,其时钟输入端两个串 接的非门，因此可以直接实现振荡和分频的功能。 采用74ls90做计时器利用清零产生的下降沿作为秒、分、时z间的进位，而清零信号直接来自 74ls90的输出，不经过外部门电路。如秒部分达到59后，來一个下降脉冲触发 变成60, 60会马上对该74ls90进行清零，使60变成00, 6变成0产生了一个下 降沿，从而对分输入一个触发信号，完成进位。方案二采用555定时器构成多谐

6、振荡器振动器电路选用555定吋器构成的多谐振荡器，振荡频率为1000hz,其屮 的电位器可以微调振动器的输出频率。（2）采用74ls90作分频器通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。 分频器的功能有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的 信号。选用屮规模集成电路74ls90可以完成以上功能。方法是将3片74ls90 级联，每片为10分频，三片级联止好获得lllz的标准秒脉冲。采用74ls90作计数器秒、分、时间的进位通过外部的逻辑门电路产生的控制信号进行，清零与 进位分别独立进行。比较：秒信号发牛器是数字电子钟的核心部分，它的精度和稳度决定了数字

7、钟的质 量，而方案二由于用555定时器组成的频率发生器电路不稳定，容易受温度影响, 冃相对于方案一而言，方案二的振荡器、分频器和计数器电路均较为复杂，所以 我们组选择方案一进行设计。2. 3电路分析2.3.1晶体振荡器电路品体振荡器电路仿真设计图如图2所示：图2晶体振荡器电路图品体振荡器电路给数字钟提供一个频率稳定准确的32768hz的方波信号，可 保证数字钟的走时准确及稳定。晶体振荡器是构成数字式时钟的核心，它保证了 吋钟的走吋准确及稳定。如图所示电路，电容cl、c2与晶体构成一个谐振型网 络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成 一个正反馈网络，实现了振荡器

8、的功能。由于品体具冇较高的频率稳定性及准确 性，从而保证了输出频率的稳定和准确。晶体xtal的频率选为32768hz。该元件专为数字钟屯路而设计，其频率较 低，有利于减少分频器级数。cl、c2均选用20pf。由于cmos电路的输入阻抗极 高，因此反馈电阻r5可选为22 mq。较高的反馈电阻有利于提高振荡频率的稳 定性。2. 3. 2分频器电路分频器屯路将32768hz的高频方波信号经32768 (215)次分频后得到1战的方 波信号供秒计数器进行计数。分频器实际上也就是计数器。通常，数字钟的晶体 振荡器输出频率较高，为了得到1hz的秒信号输入，需要对振荡器的输出信号进 行分频。如品体振荡器配图

9、所示，通常实现分频器的电路是计数器电路，一般采 用多级2进制计数器来实现。例如，将32768hz的振荡信号分频为1iiz的分频倍 数为32768 (215),即实现该分频功能的计数器相当于15级2进制计数器。木设计中中采用cd4060來构成分频电路o cd4060在数字集成电路中可实现 的分频次数最高，而且cd4060还包含振荡电路所需的非门，使用更为方便。 cd4060计数为14级2进制计数器，可以将32768hz的信号分频为2hz。2hz再 经过一个d触发器（74ls74）进行二分频，得到1hz。2.3.3计数器电路秒脉冲信号经过计数器分别得到“秒”的个位、十位、“分”的个位、十 位以及“

10、时”的个位、十位计时。“秒” “分”计数器为六十进制，小吋为二十 四进制。木设计60进制和24进制均由74ls90计数芯片组合构成，只是设计60 进制时一块芯片设计成6进制，另一块则设计成10进制，而设计24进制计数器 是一块芯片设计成2进制，另一块设计成4进制，这样两块芯片组合就得到了相 应的六十进制和二十四进制计数器。电路图分别如2二十四进制2. 3. 4译码器电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻 译变成相应的数字。计数器采用的码制不同译码电路也不同。4511译码器是将 锁存、译码、驱动功能集于一身的七段译码驱动器。译码器将bcd码转换成7 段码再经过电流反相

11、器驱动共阴极led数码管。2. 3. 5显示器电路显示器是将数字电子钟的计时状态直观清晰的反映出来被人们的视觉器官 所接受的元件。本系统用七段发光二极管來显示译码器输出的数字在译码显示电 路输出信号的驱动下显示出清晰、直观的数字符号。要注意的是显示器冇两种共 阳极显示器或共阴极显示器。4511译码器对应的显示器是共阴极显示器。仿真接法如图3所示，由于仿真时直接加510q电阻效果不好，故实际电路 没冇另外接510q电阻，但是实际电路屮接上510q电阻会更好，不然会导致显 示数码管长时间运行后会发烫：510qs e h c £：24511bd_5vq4(j!74ls90dpimm图3数码

12、管显示电路电路图2.3.6校时器电路数字电子钟应具有分校正和时校正功能，所以应截断分个位和时各位的直接 计数通路，采用正常计时信号与校正信号可以随吋切换的电路接入其屮。开关木 来想选用的是3个开关，从而设计手动脉冲输入，但是如果设计3个开关，则要 用2块00,所以就改用两个自锁开关，两个开关都是选通作用，用时钟脉冲来 使z进位。电路应在整点前10秒内开始整点报时，即当时间在59分51秒到59分59 秒期间时，蜂鸣器响一秒停一秒地响5次，由报时电路控制报时信号。当时间在 整点前10秒内时，分的十位、分的个位和秒的十位均保持不变，分别为5、9 和5,则应将分计数器| 位的qc和q,、个位的和qa,

13、秒计数器i 位的q（、qa 和秒个位的q相与，从而产生报时控制信号。需要注意的是经过74ls30八与非 门后需在接非门与蜂鸣器连接，蜂鸣器另一端再接地。报时电路如图5所示：3.结论可以实现数字本小组设计的作品完成设计任务，通过不同模块的协同工作,钟电路的基木功能：计时功能、校时功能、校分功能、报时功能。在多次调试中, 作品功能比较稳定，误差控制在合理范围内。4课程设计的收获、体会和建议数字钟是我们小组第一次设计并实现的作品。我们先是搜集资料，并用 multisim进行了仿真。曲于接线比较复杂，在仿真时接线错误导致出错。我们 小组努力排查改正了错误，仿真成功。在焊接吋，由于没有仔细地布线和布局，

14、 只是大致地把各个模块电路和元件管脚图画出来，一个模块一个模块地焊，使连 线交叉较多，从而跳线使用较多，最终我们的电路布线使用的跳线很多，整体比 较混乱，从而导致焊接完电路后不容易排杳故障。焊接完电路后我们开始调试, 发现数码管发生异常，只有秒的显示器显示计数，并11不能进行进位，每次计的 秒数都不同，最多能计到60, 61秒，之后便清零。后来在我们小组的排查下发现 74ls08这一芯片出了问题，将其替换之后，计数恢复正常。这次课程设计收获良多，我们小组对芯片的使用、管脚功能、仿真软件的使 用、模块调试分析、电路的设计及基木功能的实现都有了一定的认识。另外，此 次课程设计让我们细心和坚持的重要

15、性。我们从调试中不断发现错误，改正错误 就是-种很好的锻炼。同时，我们小组也能做到很好的交流，这得益于我们知道 分工的重要性。我们享受失败的忧伤，也享受战胜失败后的自豪。此外，通过与其他小组的一些情况进行比较，我们认识到规划的重要性，拿 布线一项來说，由于我们前期事先没规划好布线，从而导致连接时跳线非常多， 不利于后期的线路检查和调试，在后期，我们没冇轻易放弃，一次又一次地寻找 电路焊接上的错误，发现了很多细节上的问题并且将其解决了。课程设计的好处在于不只是纸上谈兵，它要求我们设计并动手去实现作品。 课程设计对于大淫生的成长是非常重要的，建议淫校多给大淫生这些机会。总的來说，我们在这次课程设计

16、中加强了理论知识的学习和提高了动手能力 和思考能力以及分析问题、解决问题的能力。5.参考文献康有光等 电了技术基础（数字部分）华南农业大学工程学院电工电子教研室电子技术实验6附录（见下页）数字电了钟仿真图:数字电了钟实图:oooooc ooooooou： "ooocoy ooooooc oocooor (» >000000(oocooojo ；oooooo< ooo:-or oq m oooooo /ooo >o 00 i looooor oooo >e ( looooo 丿oooo) lool loooo ooooo >f 岡j聯丁护哼 mo<*>00( tuboooqoooooooqooooooor 丿o0c"0<5騒-)00000100oc>oo<>6 000*00< ”<*00