智能小车基于FPGA信号的产生

1、hefei university智能小车控制信号的fpga实现课程名称现代电子技术课程实践指导教师班级11电子二班姓名学号曰期2014/12/23摘要现代通信和雷达应用领域屮，宽带、高增益、实时并行处理是现代接收机性能 的重要标志，但是以常规电子系统为基础的接收机很难满足这种高要求。因而具 有高速并行处理能力和特有的大带宽特性的声光系统就表现出巨大的潜在优势。 以声光器件为基础的接收机除了具有宽带、高增益、实时并行处理等特点之外还 具冇大容量、体积小、功耗低等优点。这种接收技术己经越来越引起广泛的重视。 采用声光信号处理技术解决带宽、高增益和实时并行处理技术的问题具有重要意 义。声光信号采集系

2、统的设计是整个声光系统的关键之一。本文针对声光信号具有高速率、实时性、大带宽、高分辨率等特点，设计丫一 个基于fpga和usb2.0的高速ccd声光信号采集系统。详细的介绍了系统的ccd 声光信号采集模块、a/d模数转换模块、fpga驱动及控制模块和usb接口传输 模块的工作原理及其软硬件实现。该系统是以cyclone ii系列fpga芯片为核心， 驱动线阵ccd器件tcd 1209d和控制ccd专用模数转换芯片ad9822工作，并 在fpga内部配置fifo来缓存经过预处理和模数转换的数据，最后与usb接门 控制芯片cy7c68013a通信，把数据传入上位机的硬盘文件中。通过分析和计算 采集

3、的数据便可得出声光系统信号的参数。与传统的采集系统相比本系统的稳定 性和可靠性更高，传输速度更快，更灵活。本课题完成了基于fpga和usb2.0的高速ccd声光信号采集系统设计，并且 进行了系统测试和数据分析。实验结果表明系统达到了预定目标，为声光信号后 处理提供了硬件平台。关键词：声光信号，ccd, a/d, fpga, usbabstractin modern communications and radar applications, broadband, high-gains and real-time parallel processing are the important sym

4、bols of the modern receiver.conventional electron-based receiver is very difficult to achieve these requirements.therefore, the acousto-optic system with high-speed parallel processing capabilities and the unique properties of large-bandwidth has shown significant potential advantages.the receiver b

5、ased on the acousto-optic devices have features such as large capacity,small size, low power consumption in addition to broadband, high-gain, real-time parallel processing. this technology has attracted more and more extensive attention. it has great significance to solve the technical problem of br

6、oadband, high-gains and real-time parallel processing using the acousto-optic signal processing technology. the acousto-optic signal acquisition system has become a key technology of the acousto-optic system.in this paper，the high-speed ccd acoustic-optical signal acquisition system based on the fpg

7、a and usb2.0 has been designed due to the acousto-optic signal with high-speed，real-time，large bandwidth，high-resolution, etc. the working principle and the implementation of hardware and software of the ccd system of acousto-optic signal acquisition module, the a/d analog-to-digital conversion modu

8、le，the fpga drive and control module，and the usb interface transmission module were introduced detailedly. the system uses fpga chip cyclone ii as the core, drive ccd sensor tcd1209d .control the work of chip ad9822, and cache data after retreatment and a/d digital-to-analog data conversion of ad982

9、2 using the internal configuration fifo buffer，at last put the data to the hard disk file of pc communications with the usb interface chip cy7c68013a. the signal parameters of the acoustic-optical system were confirmed by analyzing and calculating the data collected. the system is more stable，reliab

10、le and flexible, and the transmission speed is faster compared to the traditional acqmsition system.the high-speed ccd acoustic-optical signal acquisition system based on fpga and usb2.0 was completed in this paper. the testing of the system and the analysis of 11 the data were conducted. the result

11、s show that the system has reached the expected target，as well as providing a hardware platform for acousto-optic signal processing.keyword: acousto-optic signal, ccd, a/d, fpga, usbhefei university1x绪论51.1课题背景51. 2基于fpga和usr2. 0的高速ccd声光信号采集系统概述61.3课题系统框图7二、课程设计任务及要求82.1设计任务82.2设计要求82. 3功能设计8三、整体设计思

12、想83.1性能指标及功能设计83. 2设计细化框图10四、详细设计104. 1数字时钟的基本工作原理104. 1. 1时基t产生电路104. 1.2调时、调分信号的产生114. 1. 3 h数显示电路124. 1.4自顶向下设计分割图134. 2设计思路134.2. 1时钟计数134. 2. 2时间设置134. 2. 3清零功能144. 3设计步骤144. 3. 1工程建立及存盘144. 3. 2工程项目的编译144. 3.3目标芯片的选择15五、时序仿真波形155. 1吋序仿真155. 1.1秒仿真图165. 1.2分仿真图165. 1.3时仿真图165. 2引脚锁定16六、硬件测试176.

13、 1整机电路176.2整体波形图17七、硬件测试18八、实验结论18九、设计总结18十、参考文献目录19十一、附录（源程序）1910. 1 hour 模块1910. 2 minute 模块1910.3 second 模抉20一、绪论1.1课题背景声光学(acousto_ optic)是一门新兴的学科，主要是研究光与声相互作用的物 理效应及其规律和应用。20世纪30年代初，科学家通过实验证明了声光互作用现 象存在。20世纪60年代激光出现，由于其具有方向性和单色性好等特点，使用声 光器件就可以对激光束的方向、频率和强度等各种参数进行有效的控制，因此， 被广泛应用于声光相关领域，声光信号处理成为实

14、用性的学科。声光器件是声光信号处理系统的重要基础。如图1-1所示为声光器件原理结 构，它是根据声光互作用原理制成的器件。传输超声波的声光介质与压电换能器 是声光器件的主要组成部分。声光效应是光波在介质中传播时受到超声波衍射而 形成的。声波为弹性波，所以在本质上声光效应是光弹性效应引起的。作用到换 能器的电信号被转换为超声波，反映了其振幅和相位信息。声波在传播过程中是 一个密度波，由于其光弹性效应将导致声光介质中的折射率发生规律变化。介质 折射率变化反映了声波的振幅和相位信息，等效于折射光栅的效果，其间隔为声 波的波长，正比于接收的ezf信号的波长。可知由光栅效应得到的衍射光的振幅 和相位与输入

15、的电信号成正比。由于超声波频率随接收信号的频率而变化，光栅 间隔也与之相应变化。因为光栅的间隔与光束偏折角成正比，所以偏折角与ezf 信号的频率也成正比。偏折角随频率变化的特性就是进行声光信号处理的基本理 论。x=+l/2衍射光x=ox-l.2换能器图1-1声光器件由于以声光器件为核心的声光信号处理系统具冇动态范围大、处理增益高、 瞬时带宽大和高速并行处理能力等优点，因此在电子对抗中的信号的实时检测与 分析、电子欺骗及干扰、扩频通信和雷达侧向测距等多方面有着广阔的应用空间。 20世纪80年代起，西方各w以及俄罗斯都投入了大量的科研经费及人力，特别是 美国三军和各大公司及其所属的研究所在这个方向

16、上做了大量科研工作，并取得 了突破性的进展。国内的一些高校和研究所在这方面也做了很多研究工作，但是 与国际一流水平还有一定距离。声光信号处理的关键技术是声光频谱分析技术和声光相夫技术。其核心是布喇格声光器件（bragg cell的性能。在整个声光信号处理技术屮，声光信号的检测及 采集存储是后处理技术的重要基础。本课题提出了一种基于fpga和usb2.0的高 速ccd声光信号采集方案，通过分析测试的实验数据证明该方案是可行的。声光 系统实验平台如图1-2所示。图1-2声光信号实验平台1.2基于fpga和usb2. 0的高速ccd声光信号采集系统概述木系统实现的功能是对声光系统前端处理的声光信号进

17、行釆集及存储，通过 分析采集数据可以确定声光信号峰值的相对位置（根据相对位置数据就可以推算出 声光系统前端信号的参数）。由于采用fpga和usb相结合的技术，系统具有高传 输速度、高分辨率、稳定可靠和灵活易扩展等特点。实际测试数据满足系统的高 要求。ccd声光信号采集模块。ccd传感器是系统声光信号采集的重耍器件，完成 光信号向电信号的转换。由于声光信号采集具有高分辨率、高工作频率、高灵敏 度等特点，选用线阵ccd器件tcd 1209d。它具有重量轻、体积小、信噪比高、 工作频率高、动态范围大、分辨率高、“扫描”线性理想，行像元可寻址等特点， 满足声光信号采集系统的需求。a/d模数转换模块，是

18、ccd信号处理的关键环节。ccd输出信号包含交流信 号、直流分量和各种噪声，必须要对噪声进行抑制。另外，为了方便对ccd输出 信号存储和处理，还必须对其进行数字化处理即a/d模数转换。针对声光信号采 集具有分辨率高、工作频率高、噪声低等特点，对选择信号采集芯片、预处理电 路设计、数据缓存及传输等提出高要求。在木系统中，使用adi公司研制的专用 ccd模数转换芯片ad9822,由于其在片内集成多种功能电路，提高了信号预处理 的质量，系统功耗、设计难度大大降低了，是ccd信号处理的重要环节。fpga（现场可编程逻辑阵列）驱动及控制模块，是声光信号采集系统核心。由于数据采集时序的高要求和高速数据缓存

19、及传输，本课题选用了 cyclone ii系列 fpga芯片ep2c8q208c8 o fpga驱动线阵tcd 1209d和控制ad9822模数转换， 并在内部配置同步fifo来缓存数据，最后与usb接口通信，把数据传入pc上位 机中。提高了设计的精度，而且系统更稳定、更灵活易扩展。usb（通用串行接口）接口传输模块，是系统采用高速数据传输的接口方式。这 种标准协议接口具有如下优点yo:接口体积小、低功耗、热插拔、三种传输速率、 即插即用、低误差率等。本系统使用cypress公司研发的ez-usb fx2lp芯片 cy7c68013a-56,并且配置其工作于slave fifo异步写模式，在该

20、模式下fpga 与usb通信传输数据不经过cpu的控制，传输速度和cpu使用效率更高。pc上位机是整个声光信号采集系统的主机控制部分，操作应用程序与usb设 备通信，检测usb设备的连接状态，读取设备描述符和配置描述符、采集并储存 ccd数据到主机c盘目录下得ccddata.txt文件中。使用ultraedit-32软件打开 txt文件，即可得到经过a/d转换后的采集数据。1.3课题系统框本系统框阁如阁1-3所示，主耍分为四个模块:ccd声光信号采集模块、a/d 模数转换模块、fpga驱动及控制模块和usb接口传输模块。软件主要包 veriloghdl硬件语言设计、slave fifo模式的固

21、件程序编写、系统usb驱动程 序和pc机界面应用程序开发设计等。声光前端系统> ccd声光信r>号采集模块i: tcd1209da/d转换模块ad0809pc上位机usb通信接 > 口模块cy7c68013fpga驱动及控制模块ep2c8q208图1-3系统框图二、课程设计任务及要求2.1设计任务 fflquartus ii写出设计的源程序； 用signaltap ii嵌入式逻辑分析仪测试所产生信号的波形； 使用逻辑分析仪或者示波器测试所产生信号的波形； 心得体会一一木次在实践课程中你的感受；你从实践课程中获得了哪些收益；木次实 实践课程的成功之处；木次实践课程中还有待改进的

22、地方；2.2设计要求 熟练地运用数字系统的设计方法进行数字系统设计； 能使用fpga芯片产生智能小车所需要的各路信号 按要求设计一个智能小车的控制信号。2.3功能设计 舵机的pwm波产生； 驱动的pwm波产生； 线性ccd的pwm波产生；三、整体设计思想3.1性能指标及功能设计 ：舵机的pwm波产生舵机是一个微型的伺服控制系统，具体的控制原理可以用下图表示:控制脉:中抆制电路齿轮组比例电a比例 电位器工作原理是控制电路接收信号源的控制脉冲，并驱动电机转动；齿轮组将电机的速度成 大倍数缩小，并将电机的输出扭矩放大响应倍数，然后输出；电位器和齿轮组的末级一起转 动，测量舵机轴转动角度；电路板检测并

23、根据电位器判断舵机转动角度，然后控制舵机转动 到目标角度或保持在目标角度。模拟驼机需要一个外部控制器（遥控器的接收机）产生脉宽调制信号来告诉驼机转动角 度，脉冲宽度是舵机控制器所需的编码信息。舵机的控制脉冲周期20ms,脉宽从0.5ms-2.5ms, 分别对应-90度到+90度的位置。如下图所示：檐入正泞寓度（周w为2qw） 伺w马达精里m位里0nt >as1 、- 45e-'1j t''0-2 0mst*'««45°.tf2一幻w5.a需要解释的是舵机原来主要用在飞机、汽车、船只模型上，作为方向舵的调节和控制装 置。所以，一

24、般的转动范围是45°、60°或者90° ,这时候脉冲宽度一般只有lms-2ms之间。而后舵机开始在机器人上得到大幅度的运用，转动的角度也在根据机器人关节的需 要增加到-90度至90度之间，脉冲宽度也随之有了变化。对于控制脉冲冇的书上讲的是ppm（脉位调制信号），有的定义为pwm （脉宽调制信号）。 准确的讲应该叫什么笔者也没冇确定的答案，请恕我才疏学浅。对与模型遥控器，发射机到接收机之间的信号编码方式是ppm （也有pcm）方式，当然，这个信号的编码传输过程不是 接收机到舵机之间，切不可混淆。对于ppm、pcm在调制信号上面的区别可以看现代无线 通讯。 ：驱动的p

25、wm波产生;：ccd的pwm波产生;3.2设计细化框图ccd驱fpgaep2c8q208c8传动5<=芯 <= ccd时序驱动器片a/d转换控制v伏态仉泞制usb接口芯片cy7c68013aa/d转换 ad0809 o fifo 缓存 <=>ccd声光信号采集系统各模块硬件框图四、详细设计4.1智能小车基本工作原理4.1.1电源模块电路数字钟以其显示时间的直观性、走时准确性作为一种计时工具，数字钟的基本组成部分 离不开计数器，在控制逻辑电路的控制下完成预定的各项功能。数字钟的棊本原理方框图如 、基t产生电路：由晶振产生的频率非常稳定的脉冲，经整形、稳定电路后，产生一 个

26、频率为lllz的、非常稳定的计数时钟脉冲。 、控制逻辑电路：产生调时、调分信号及位选信号。4. 1. 2驱动电路k2六角开关o toci2o.oiuhlm2940 g+ c14 iooiif5vr13i、名光二极管gndgm>rll一 m«r出a/nxat2xici220ufcfc6infcm)k1outinvbo»犯功奸关i iinir in2.vlx-tr irii4 j5 1<idjgndrio4=1-ik470 r6 r?u 510 u10翰入ulwraovacceala2allbia3b2baa5b4a6b5:r6b7gnt)74hv245vcp-3

27、cio20*. lointnlvsinicoursrc5ni>n5»t797ooi.t?xgsd(x.tixgndoutsrisrvvsinkbst7v71)ctmrc2ia.rxxgsd <w(m>vkilgm> gm>(asupwmi_pwsgu2vinvocrght>fcnb、pmic52wc3hh(jsn470nhgm)vrp.3:cs 4tt»pfc912ul-gocrm>hiq12345wmlbvvcfwm?15(jsd4.1.3计数显示电路由计数部分、数据选择器、译码器组成，是吋钟的关键部分。、计数部分：由两个60进制

28、计数器和一个24进制计数器组成，其中60进制计数器 可用6进制计数器和10进制计数器构成；24进制的小时计数同样可用6进制计数器和10 进制计数器得到：当计数器计数到24时，“2”和“4”同时进行清零，则可实现24进制计 数。 数据选择器：84输入14输出的多路数据选择器，因为木实验用到了 8个数码管（有 两个用来产生隔离符号一）。 译码器：七段译码器。译码器必须能译出一，由实验二中译码器真值表可得：字母 f的8421bcd码为“1111”，译码后为“1000111”,现在如果只译出一，即字母f的中间 一横，则译码后应为“0000001”，这样，在数码管上显示的就为一。4.1.4自顶向下设计分

29、割数字钟控制逻辑电路h数显示电路按键控制调时位选信号发生器v计数器数据选择器译码器三：数字钟自顶向下设计分割4.2设计思路根据系统设计要求，系统设计采用自顶向下设计方法，由吋钟分频部分、计吋部分、按键 部分调时部分和显示部分五个部分组成。这些模块都放在一个顶层文件中。4.2.1时钟计数首先下载程序进行复位清零操作，电子钟从00: 00: 00计时开始。sethour和clkl可以 调整时钟的小时部分，setmin和clk2可以调整分钟，步进为1。由于电子钟的最小计时单位是ls，因此提供给系统的内部的时钟频率应该大于1hz，这里 取looiizo clk端连接外部loiiz的时钟输入信号elk。

30、对elk进行计数，当clk=10时，秒加1, 当秒加到60时,分加1;当分加到60时，时加1;当吋加到24时，全部清0,从新计时。用6位数码管分别显示“时”、“分”、“秒”，通过output( 6 downto 0 )上的信号来点 亮指定的led七段显示数码管。4.2.2时间设置动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。 我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1hz的， 所以每led灯变化一次就來一个脉冲，即计数一次。4. 2.3清零功能reset为复位键，低电平时实现淸零功能，高电平时正常计数。可以根据我们自己任意 时间的

31、复位。4.3设计步骤4. 3.1工程建立及存盘 打开quartus ii,单击“file”菜单，选择file-new project wizard,对话框如下: 分别输入项目的工作路径、项目名和实体名，单击finish。 单击“file”菜单，选择new,弹出小对话框，双击“vhdl file",即选中了文本编 辑方式。在出现的“vhdll. vhd”文木编辑窗中键入vhdl程序，输入完毕后，选择filesave as,即出现“save as”对话框。选择自己建立好的存放本文件的目录，然后在文件名框中键 入文件名，按“save”按钮。 建立工程项目，在保存vudl文件时会弹出是否建立

32、项目的小窗口，点击“yes”确定。 即出现建立工程项目的导航窗口，点击“next”，最后在出现的屏幕中分别键入新项s的工作 路径、项b名和实体名。注意，原理图输入设计方法中，存盘的原理图文件名可以是任意的， 但vhdl程序文木存盘的文件名必须与文件的实体名一致，输入后，单击“finish”按钮。 4.3.2工程项目的编译flow swi»ary单击工具条上的编译符号开始编译，并随着进度不断变化屏幕，编译完成后的屏幕如图 所示：reportsufa<ry 邊曲n讲 setlincs 09default globalflcv elapsed tin*kiev os sum ary

33、flc* loc秦d analysis 後 synthesis 0cj fitter身tlw statussuccessful - thxi dac 26 16:10:28 2013ouirtqs ii vernon9 0 build 132 02/25/2009 sj full vernonclocktop-level kntitydeviceep1c6q24cc8mo4«lsfinumet tininc requires«ntsyestotal logic33 / 5z9« ( < t x )totil pins26 z 185 ( 14 % )toti

34、l virtual pins0total ««n«ry bits0 / 92,160 (ox)totid hx、0/2 (ox)4.3.3目标芯片的选择选择菜单assignments选项的下拉菜単中选择器件device，如图所示:settings - clockcategory.famjy: | cyclonedevices: |all-general files libraries- devices operating seltrigs and condlions ± compilation process sellngs s eda tool set

35、tings ± analysis & synlhesis seungs filler sewingsl±1- timing analysis sewings assembler design assislanl signaltap ii logic analyzer logic analyzer interfaces simulator settingspowerplay power analyzer settings ssn analyzert argel devicer aulo device selected by ihe fillerf* specific

36、device selected in 'avadable devices* listc other: n/a|pqfp|240二|8厂 show advanced devicesr" hard匚opy compatible onlydevice and pin options.narne| core v.1 lesi memor. j plliep1c6q240c81.5v5380ep1c12q240c81.5v120602396162available devices:companion device-migration compatibility migration de

37、vices.0 migration devices selectedhardcopy: |二|p limit dsp & ram to hardcopy device resources在弹出的对话框中的family （器件序列栏）对应的序列名，ep1c3对应的是cyclone系 列。在 available devices 里选择 ep1c3t144-c8 （有时需耍把 show advanced devices 的 勾消去，以便显示出所有速度级别的器件）。注意：所选器件必须与a标板的器件型号完全一 致。在图中，单击 “device and pin options”，在弹出的 “dev

38、ice and pin options” 窗口中，单击 “unused pins” 标签。选择 “as output driving an unspecified signal ” （由于学习机的“fpga”具有很多功能，为了避免使用引脚对其它器件造成影响，保证本系 统可靠工作，将未使用引脚设定为输出不定状态）后，单击确定后，无误后单击“0k”。五、时序仿真波形5. 1时序仿真建立波形文件：选择file-*new,在new窗中选中“other file”标签。在出现的屏幕 中选择“vector waveform file”项出现一新的屏幕。在出现的新屏幕中，双击“name”下方的空白处，弹出“

39、insert nod or bus”对话框，単击该对话框的“node finder”。在屏幕屮的filter中选择pins,单击“list”。而后，单击“”，所有输入/输出都被拷贝 到右边的一侧，这些正是我们希望的各个引脚，也可以只选其中的的一部分，根据实际情况 决定。然后单击屏幕右上脚的“0k”。在出现的小屏幕上单击“0k”。设定仿真时间宽度。选择edit end time选项，在end time选择窗中选择适当的 仿真时间域，以便有足够长的观察时间。波形文件存盘。选择filesave as选项，直接存盘即可。运行仿真器。在菜单中选择项，直到出现，仿真结束。5. 1. 1秒仿真图5.1.2分

40、仿真图5. 1.3时仿真图5.2引脚锁定将设计编程下载进选定的b标器件中，如epf10k10,作进一步的硬件测试，将设计的所 有输入输出引脚分别与目标器件的epf10k10的部分引脚相接，操作如下： .选择 assignments assignments editor，即进入 assignments editor 编辑器<> 在category栏选择pin,或直接单击右上侧的pin按钮。|toh| locationi/o banki/o standardgeneral functionspecial functionreservedenabled1|h>clkpin.2813

41、.3-v lvttldedicated clockclko/lvdsclklpyes2uzcklpin 一23723.3-v lvttlcokimn i/olvds16nyes3id<2pin 一23623.3-v lvttlcokjmn i/olvds17p/dq0t7yes4hour0pin-13733.3-v lvttlrow i/olvd546pyes5tbourlpin 一 13833.3-v lvttlrow i/olvds45nyes6hour2pin 一 13933.3-v lvttlrow i/olvds45pyes7hour3pinj403.3-v lvttlrow

42、i/olvds44nyes8l-/ hour4pin 1413.3-v lvttlrow i/olvds44pyes9l>bour5pinj5833.3-v lvttlrow i/olvds43n/dmlryes10pin-2113.3-v lvttlrow i/olvd57n/dm0lyes114minlpin 一4113.3-v lvttlrow i/oyes12min2pin 一 1283.3-v lvttlrow i/odq1r6yes13 j rnin3pinj323.3-v lvttlrow i/olvds48n/dqlr5yes14min4pin.13333.3-v lvt

43、tlrow i/olvds48p/dqlr4yes154>rrmn5pinj3433.3-v lvttlrow i/olvds47nyes16min6pinj3533.3-v lvttlrow i/olvds47pyes17-presetpin-24023.3-v lvttlcolumn i/olvd515p/dev clrnyes18</ secorvd0pin 一 1313.3-v lvttlrow i/olvdslln/dq0l3yes19osecor>dlpin 1413.3-v lvttlrow i/olvdslopyes20>second2pin.1513.

44、3-v lvttlrow i/olvdslonyes21c>5econd3pinj613.3-v lvttlrow i/olvds9pyes22<second4pinj713.3-v lvttlrow i/olvd59nyes23second pin 一 1813.3-v lvttlrow i/olvds8pyes24</ secorvd6pin 一 1913.3-v lvttlrow i/olvds8nyes25w>sethourpin.23923.3-v lvttlcolumn i/olvds15n/dev 0eyes26pin.23823.3-v lvttlcolumn i/olvds16pyes27<<new>>«new»引脚锁定 .双击to栏的new，在出现的的下拉栏中选择对应的端口信号名（如d0）；然后 双击对应的栏的new，在出现的下拉栏中选择对应的端口信号名的期间引脚号。 .最后存储这些引脚锁定信息后，必须再编译（js动）一次，才能将引脚锁定信息编 译进编程下载文件中。此后就可以准备将编译好的sof文件下载到试验系统的fpga中去了。六、硬件测