航天电子产品时钟信号匹配与滤波设计方法

1、    航天电子产品时钟信号匹配与滤波设计方法    缪依展辛峰沈伊慧摘要：该文简述了航天电子产品数字系统中时钟信号的重要性和敏感性。从原理上分析了对时钟信号形成干扰的噪声的主要形式和产生机理。介绍了针对航天电子产品数字系统的时钟信号的匹配与滤波设计方法。形成完善的设计和验证方案，有效地提高了系统的稳定性和可靠性。关键词：数字系统；时钟信号；匹配与滤波：tp391 ：a ：1009-3044（2015）12-0225-03design methods of matching and filtering for clock signal of aerosp

2、ace electronic productmiao yi-zhan， xin feng， shen yi-hui（academic institute of shanghai aerospace electronic technology， shanghai 201109，china）abstract： this paper briefly describes the fundamentality and susceptibility of the clock signal for electronic product of aerospace digital system. analyse

3、 the main form and mechanism of the noise in principle which interfere the clock signal. introduce the design methods of matching and filtering for electronic product of aerospace digital system. make the design and validate scheme which enhance the stability and reliability of the system effectivel

4、y.key words：digital system； clock signal； matching and filtering航天电子产品不同于普通商业产品，产品的板级电路设计不仅要满足特定的功能需求，还有极高的稳定性和可靠性要求。时钟是电路设计的基准，在同步时序电路中，数据、地址、控制等信号以时钟边沿为参考，在受到同样宽度、强度的噪声的干扰下，时钟频率越低，每个比特位的宽度越大，时钟边沿采到这个噪声的概率越低，出现误码的概率越低，或者说对噪声越不敏感。但是就时钟信号本身而言，它不以其他信号为参考，在时钟波形任何相位附加的噪声，只要超过电平判决阈值，都有可能引起响应，因此才说时钟信号对噪声更

5、加敏感。基于此，本文对航天单机产品板级数字系统的时钟信号的匹配与滤波设计方法进行了研究。1 板级噪声的主要形式随着器件制造工艺的不断升级，半导体导通速度越来越快，信号开关边沿速率不断加快，电子产品印制板级的数字噪声越来越大。主要分为两类：1） 单一信号自身的传输由于阻抗不匹配产生的信号反射，对于点对点信号而言，其包络特点为振荡衰减，称之为反射振铃噪声。2） 信号之间的相互干扰，其包络特点为与干扰信号频率对应的短暂的电平抖动，称之为串扰。共用地回流路径的感性串扰导致的同步开关噪声是串扰的一种主要形式。某产品的实测时钟信号波形如图1所示，数字方波上有明显的噪声毛刺，包含反射噪声和串扰噪声，产品功能

6、出现错误，表现为总线采数异常。1.1 反射噪声原理信号沿传输线传播时，其路径上的每一步都有相应的瞬态阻抗。如果互连线的阻抗是可控的，那么瞬态阻抗就等于线的特性阻抗，无论什么原因使瞬态阻抗发生改变，部分信号都将沿着与原传播方向相反方向反射，而另一部分将继续传播，但幅度有所改变。将瞬态阻抗发生改变的地方称作阻抗突变，突变是引起反射噪声的主要因素。反射噪声的反射系数为：=vreflectedvincident=zl-z0zl+z0其中，z0为传输线的特性阻抗，zl为负载阻抗。一般cmos驱动器的输出阻抗小于传输线的特性阻抗，接收器的输入阻抗远大于传输线的特性阻抗，因此信号在接收端产生正反射，反射信号

7、回到输入端产生负反射，不断地来回反射形成振铃形态。为了更清晰的量化信号反射的整个过程，我们设定传输线的特性阻抗为100，驱动器的输出阻抗为50，接收器的输入阻抗为950，点对点单网络信号的典型拓扑结构如图2所示：可知源端和负载端的反射系数分别为：s=rs-z0rs+z0=50-10050+100=-0.33l=rl-z0rl+z0=950-100950+100=0.81在源端和负载端的反射波形反弹图如下：1.2 同步开关串扰噪声原理如果返回路径不是均匀平面，或介质材料非常不均匀时，增加的感性耦合比容性耦合高很多，这时噪声就主要由回路互感决定。这通常发生在互连线的很小区域里，例如封装、接插件以及

8、电路板上返回路径被间隔隔断的区域。当回路互感占主导地位，并且发生在很小的区域时，可以用单个集总互感来模拟耦合。静态线上由互感产生的噪声，仅在动态线上出现di/dt时才会上升，即边沿切换时，正是由于这个原因，互感占主导地位时产生的噪声称之为开关噪声。地弹在公共引线的局部互感在回路互感中占主导地位的特殊情况下，是开关噪声的一种形式，只要有公共的返回路径就会发生地弹。 同步开关串扰噪声示意公式：vswitchnoise=nldidt导致数字系统的开关噪声增大的三个主要因素为：1） 重叠回流路径的等效寄生电感l；2） 瞬态开关电流的斜率didt；3） 同时开关信号的数量。2 时钟信号匹配与滤波设计方法

9、2.1 降低反射振铃噪声的匹配方案点对点信号一般选择源端串联端接匹配，即在源端加串联匹配电阻，使得源端输出阻抗rs和源端串联匹配电阻rt之和等于传输线特性阻抗z0。这样信号在源端感受到的阻抗就连续了，不会在源端产生二次反射，匹配方法如图5所示，匹配电阻的位置应尽可能地靠近信号的输出端。端接电阻取值的计算公式为：rt=z0-rs根据cmos工艺的特点，源端输出阻抗rs一般小于50，pcb板级传输线的特性阻抗z0一般设计为50，因此源端串联匹配电阻rt一般不大于50。2.2 降低同步开关串扰噪声的滤波方案降低噪声的根本方法是要降低重叠回流路径的等效寄生电感l、降低瞬态开关电流的斜率didt、减少同

10、时开关信号的数量。但是一旦硬件系统方案已经选定，上述三个方面可优化的程度有界，余下的手段就是进行滤波设计，选择rc低通滤波方案。典型接收器简化示意模型如图6所示：输出电阻和器件io等效电容构成了一个rc低通滤波器，可以通过在末端增加一个串联电阻，或者在末端并联一个电容来调整滤波器的传递函数，电阻和电容不宜太大，否则有效信号的高频分量衰减过大，边沿过缓，会对硬件时序有影响。2.3 匹配和滤波方案效果的验证针对文章开头提到的某产品的时钟信号问题，通过仿真和测试微调，最后选定源端串联匹配电阻为33欧姆，末端并联滤波电容为68pf，实测波形如图7所示，产品总线采数恢复正常，问题得到解决。3 结束语随着器件工艺的不断升级，印制板已经不再是透明的互连载体，其分布特性变得越来越明显，板级设计对电子产品的功能和性能的影响越来越大，时钟信号是板级设计需要重点关注的关键信号，合理的匹配和滤波设计能够保证信号的传输质量，有效的提高系统的可靠性和稳定性。参考文献：1 沈立. 高速数字设计m. 北京：电子工业出版社，2004.2 李玉山. 信号完整性分析m. 北京：电子工业出版社，2005.3 顾海洲. pcb电磁兼容技术设计实践m. 北京：