基于PCI的脉冲计数卡电路设计_毕业设计

1、 武汉理工大学毕业设计（论文）基于PCI的脉冲计数卡电路设计 学院（系）： 自动化学院 专业班级： 自动化专业 1005班 学生姓名： 指导教师： 学位论文原创性声明 本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包括任何其他个人或集体已经发表或撰写的成果作品。本人完全意识到本声明的法律后果由本人承担。 作者签名： 年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保障、使用学位论文的规定，同意学校保留并向有关学位论文管理部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权省级优秀学士论

2、文评选机构将本学位论文的全部或部分内容编入有关数据进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。本学位论文属于1、保密囗，在 年解密后适用本授权书2、不保密囗 。（请在以上相应方框内打“”）作者签名： 年 月 日导师签名： 年 月 日摘 要在计算机计术飞速发展的今天，特别是微型计算机广泛应用的今天，使用计算机直接获取和处理数据已经成为一种广泛采用的方法。而脉冲信号的计数是工业生产测量中最基本的测量方法之一，也是最简单的数据获取工作，脉冲信号的技术测量可用于某些工业现场的环境测量，为工作人员提供保护，还可用于声波，信号等的测量。该计数卡主要由计数器/锁存器，控制器和总线接口电

3、路三部分构成，首先用脉冲跟随电路对输入脉冲信号转换成标准TTl信号，再进入计数器进行计数，并由锁存器进行锁存，其中计数器最大计数量达到9位数；计数量由单片机控制锁存，并通过8255与PCI总线连接芯片CH365进行连接，实现数据的PCI总线技术的传输。基于PCI总线技术的脉冲计数卡，相较于传统的ISA总线技术，PCI总线具有传输速度快，能够实时传输等优点，而基于PCI总线的脉冲计数卡可直接安置于计算机当中，与计算机构成一个整体，具有方便使用等优点。本计数卡可对多路脉冲进行计数，在工业生产中非常实用。关键词：计算机；脉冲计数；PCI总线AbstractTaking into account th

4、e rapid development of computer art today, especially microcomputers widely used today , using a computer data acquisition and processing has become a widely used method . The counting of the pulse signal is one of the most basic measure of industrial production measurement method is the simplest da

5、ta acquisition work , technology can be used to measure the pulse signal to measure certain industrial field environments , provide protection for workers , but also for measuring the acoustic signal and the like.The counter card is mainly composed of counter / latch , a controller and a bus interfa

6、ce circuit of three parts , the first follower circuit input pulse signal into a standard TTl pulse signal, and then enters the counter counts latched by the latch , where the counter reaches the maximum count number 9 digits ; count the number of single-chip control latch , and by 8255 CH365 PCI bu

7、s connector to connect the chip to achieve data transmission PCI bus technology .Based on the PCI bus technology pulse counting cards , etc. Compared to traditional ISA bus technology , PCI bus has a transmission speed, real-time transmission of the advantages , and pulse counting cards based on the

8、 PCI bus which can be placed directly on the computer , and the computer constitutes a overall , with the advantages of easy to use . The card can be on multiple counts count pulses , very useful in industrial production .Key Words：Computer；PCI bus；Pulse CountingII目 录第1章 绪论11.1 研究的背景和意义11.2 脉冲计数卡的国内

9、外研究现状11.3 本文所做的主要工作及论文内容安排21.3.1 本文所做的主要工作21.3.2 论文内容安排2第2章 PCI总线介绍32.1 PCI总线的过去现在和未来32.2 PCI总线结构42.3 PCI总线管脚功能52.4 PCI总线的典型接法82.5 PCI总线上IDSEL管脚的处理方式82.6 PCI操作类型82.7 PCI总线的读写时序10第3章 总体设计123.1 8051单片机简介123.1.1 MCS-51单片机内部结构123.1.2 MCS-51的引脚说明：133.2 CH365芯片介绍153.3 总体设计17第4章 单元电路设计194.1 计数/锁存器194.1.1 7

10、4LS390芯片介绍194.1.2 74HC573芯片介绍204.1.2 工作原理214.2 控制器234.2.1 74HC157芯片介绍234.2.2 工作原理244.3 总线接口电路254.3.1 PCI总线接口单元264.3.2 8位总线本地接口单元26第5章 总结与展望285.1 总结285.2 展望28参考文献30致谢31武汉理工大学毕业设计（论文）第1章 绪论1.1 研究的背景和意义1.1.1 项目背景：脉冲信号的计数在日常生活和工业生产中有广泛的应用。例如在某些工业现场的大气环境监测，为工作人员提供必要的防护数据，还可在食品安全中提供重要的技术支持，脉冲信号的计数测量用在食品中微

11、量放射性元素的监视分析，为食品安全提供有力的监视数据。计数测量是非常基本的，应用与核物理基础研究，及工业、农业、环境科学、食品科学等各个领域。1.1.2研究目的及意义： 脉冲信号的计数在日常生活中运用广泛，脉冲计数器当前应用范围主要有电表、水表、煤气表以及光电等等，还可以对工业上的各类形式脉冲进行测量。脉冲信号的计数的测量还可用于某些工业现场的大气环境监测，为工作人员提供必要的防护数据。1.2 脉冲计数卡的国内外研究现状在用于PC机的数据采集卡技术发展之初，数据的采集大部分是基于ISA总线的，其最大缺点是传输速度太低，不能实现实时传输。PCI总线是一种目前较为流行的、先进的高速同步总线，它的历

12、史较短，正式的2.2版本于1999年2月发布。其优点在于能够实现设备间的快速访问，33MHz/32位的PCI总线可以实现132MB/S的数据传输率，目前已经有66MHz/64位的PCI总线，传输速率更快。PCI是独立于处理器的同步总线，不需CPU的介入便可进行数据传输。此外，还支持突发传递，即插即用功能。PCI以其突出的性能备受计算机和通信界的青睐，将取代以往的总线，成为高档机及高性能工作站外设的基石。伴随着PCI总线技术的飞速发展，数据采集技术也获得了长足的发展。国内外许多公司和组织都在积极开展数据采集方面的研究和应用工作。国内外研发数据采集卡的公司主要有NationalInstrument

13、，SpeetrumSignalProeessing，Acquisitionlogic，AdLink等。目前市场上基于标准总线的高速数据采集卡产品非常多,数据采集卡上所使用的总线标准，从传输速度上看，由早期的ISA总线到PCI总线再到PXI总线甚至于最近流行的PCI-E总线,其传输速率已有很大的提高。结合虚拟仪器技术，目前市场上的卡式插槽模块，拥有更小的体积!更高的性能和集成度，特别适用于集成化的测试系统中，尤其是在自动测试集成方面有着相当大的优势，因而卡式结构的数据采集模块得到了非常广泛的应用。采用PCI总线技术的脉冲计数卡是比较有效解决ISA总线传输速度慢，不能实时传输的弊端，在许多工业应用

14、场合，多路基于PCI脉冲计数卡有着广泛的应用，用于高速数据的采集，但是对于本设计来讲，这些功能有些浪费，所以本设计设计了一种简单的基于PCI总线的脉冲计数卡。1.3 本文所做的主要工作及论文内容安排1.3.1 本文所做的主要工作本文针对脉冲计数卡的电路设计。在分析和借鉴了国内外脉冲计数卡研究成果的基础上，结合实际应用的目的，对脉冲计数卡的关键键技术进行了深入研究，主要工作包含以下几个方面：（1）介绍了脉冲计数卡的研究背景和意义，总结了现有的脉冲计数卡电路设计的方法，分析比较了它们的特点以及存在的问题。（2）对脉冲计数卡电路主要使用的芯片8051和CH365等做了简要的介绍。（3）对脉冲计数卡电

15、路所使用到的PCI总线技术做了简要分析与介绍，并对本设计所使用该技术的利弊做了简要的概述。（4） 从应用的角度出发，结合前面两章的研究成果，设计了基于PCI总线技术的脉冲计数卡电路，并在理论基础上对本设计做了简要分析。1.3.2 论文内容安排针对研究内容，本文的结构安排如下：第一章为绪论，介绍了PCI总线的脉冲计数卡的背景及意义和国内外的研究现状。第二章为PCI总线脉冲计数卡电路的总体设计框图及重要元器件的介绍。第三章为本电路设计中所使用到的PCI总线技术的基本介绍。第四章为PCI总线脉冲计数卡电路设计的单元电路设计，从计数/锁存，控制器和接口电路对整体设计做了简要分析和描述。第五章为总结与展

16、望，阐述了自己论文的主要成果和仍需要做的改进。31第2章 PCI总线介绍  PCI即Peripheral Component Interconnect，中文意思是“外围器件互联”，是由PCISIG (PCI Special Interest Group)推出的一种局部并行总线标准。2.1 PCI总线的过去现在和未来/Ek4B1V"o h1+G1g0PCI总线是由ISA(Industy Standard Architecture)总线发展而来的，ISA并行总线有8位和16位两种模式，时钟频率为8MHz，总线带宽为：8bit*8MHz=64Mbps=8MB/s 或 16bit*

17、8MHz= 128Mbps =16MB/s。在计算机出现初期的386/486时代，ISA总线的带宽已经算是很宽的了，满足CPU的需求可以说是绰绰有余了。1987年，IBM公司推出32位MAC(MicroChannel Architecture)总线，总线带宽达到40MB/s。迫于IBM的压力，Compaq、AST、Epson、HP、Olivetti和NEL等9家公司联合于1988年9月推出EISA(Extended ISA)总线，EISA总线仍然保持ISA总线的8MHz时钟频率，但将总线位宽提高到32位，总线带宽为：32bit*8MHz=256Mbps =  32MB/s，并且与IS

18、A总线完全兼容。中国通信人博客PX,ct/Bw中国通信人博客/e7iyJ4aI随着计算机技术的继续发展，CPU的处理速度越来越快，EISA总线的32MB/s带宽已经满足不了CPU的需求，CPU外围总线带宽已经成为制约计算机处理能力继续提高的瓶颈。1991年下半年，Intel公司首选提出PCI总线的概念，并与IBM、Compaq、AST、HP、DEC等100多家公司成立PCISIG组织，联合推出PCI总线。中国通信人博客zH B rs;igPCI总线支持32位和64位两种位宽，时钟频率为33MHz，总线带宽：32bit*33MHz= 1056Mbps =132MB/s 或64bit*3

19、3MHz=2112Mbps=264MB/s。中国通信人博客S%vKP,m:hc Xj6a中国通信人博客E9j3i"q Ie'?;S随着PCI总线的发展，PCI总线又发展到PCI-X时代，与PCI总线相比，PCI X总线的位宽未改变，而是将时钟频率进行了提高。中国通信人博客Z*)S*a,d)wPCI-X 1.0的时钟频率有66MHZ/100MHz/ 133MHz，总线带宽分别为：264MB/s, 400MB/s和532MB/s(32位)，528MB/s, 800MB/s和1064MB/s(64位)；中国通信人博客#zxX$_$WPPCI-X 2.0的时钟频率有266MHz/53

20、3MHz/1066MHz，总线带宽分别为：1064MB/s, 2132MB/s和4264MB/s(32位)，2128MB/s, 4264MB/s和8512MB/s(64位)，PCI-X与PCI总线在硬件结构上完全兼容。中国通信人博客3Pr H9Fm'Xez与PCI总线相比，PCI-X除掉在时钟频率高外，还在传输协议上进行了改进，PCI-X采用了“寄存器到寄存器”的新协议，在新协议模式下，发送方发出的数据信号会被预先送入一个专门的寄存器内，并在寄存器中保存一个时钟周期，接收端只要在这个周期内做出响应，取走数据即可。而PCI协议中却没有这个缓冲，数据发出去后，如果对方因某种原因没能及时接收

21、，数据将会被丢弃。如今，PCI总线已经发展到PCI-Express时代，这是一个串行高速总线，也是由PCISIG推出，分为X1,X2,X4,X8,X12,X16和X32七种模式，X1模式有2对差分线，1对收1对发，X2模式有4对差分线，2对收2对发，其它类推。PCI-E 1.0的速率为2.5Gbps，PCI-E 2.0的速率为5.0Gbps，PCIE 3.0的速率可达8.0Gbps。PCIE正在替代着PCI/PCI-X的角色，相信在不久的将来，PCI/PCI-X总线就如同ISA/EISA总线一样，进入历史的博物馆。PCI总线的发展图如下所示。c _5m wb&G0 图2.1 PCI总线

22、发展图2.2 PCI总线结构PCI总线是一种树型结构，并且独立于CPU总线，可以和CPU总线并行操作。PCI总线上可以挂接PCI设备和PCI桥片，PCI总线上只允许有一个PCI主设备，其他的均为PCI 从设备，而且读写操作只能在主从设备之间进行，从设备之间的数据交换需要通过主设备中转。PCI总线结构如下图所示。$Z;fj'W8Biz k"o;M?0 PCI即Peripheral Component Interconnect，中文意思是“外围器件互联”，是由PCISIG (PCI Special Interest Group)推出的一种局部并行总线标准。中国通信人博客'

23、0k2kKVT9D图2.2 PCI总线结构2.3 PCI总线管脚功能PCI主设备最少需要49根线，从设备最少需要47根线，剩下的线可选。在介绍PCI管脚功能前，先来说明下PCI管脚信号的类型。中国通信人博客nda.z6vDin：输入信号；z;a*-W!MFf5t%l0 out：输出信号；中国通信人博客,SU;C AsL"Ft/s：双向三态信号(Tri-state)，无效时为高组态；中国通信人博客|+t2yy B0.xs/t/s：持续三态信号(Sustained Tri-state)，每次由且只由一个单元拥有并驱动的低有效双向、三态信号。驱动一个s/t/s信号到低的单元在释放该信号浮空

24、之前必须要将它驱动到高电平至少一个周期。这个特点很重要，在后面我们分析PCI信号质量案例的时候会用到；中国通信人博客/lE uC.vo/d：漏极开路输出(Open Drain)；5txj#cQTX.l0 #：此符号代表该信号在低电平时有效。中国通信人博客 Q&LxI0J.+l 实际使用中需要上拉的信号有：FRAME#, TRDY#, IRDY#, DEVSEL#, STOP#, PERR#, SERR#, LOCK#, REQ64#, ACK64#, REQ#, GNT#, AD63:32, C/BE7:4, PAR64等，上拉电阻一般为10kohm，未使用的PCI管脚也要处理，避免悬

25、空。不需要上拉的信号有AD31:0, C/BE3:0, PAR, IDSEL, CLK。PCI总线引脚图如图2.3所示。中国通信人博客'Mh-J:r(c#i"T"Z中国通信人博客0u5dVe w'k0FM图2.3 PCI总线引脚图中国通信人博客b)GGf(nk21).系统引脚中国通信人博客 |9m I0z Y|i(cCLK：in，系统时钟，为所有PCI上的传输及总线仲裁提供时序。除RST#外，所有PCI信号都在CLK信号的上升沿采样。Jbv:f&_d8zMg0 RST#：in，异步复位信号。中国通信人博客'qc3Zyb&W| OSwK

26、2).地址及数据引脚中国通信人博客1L3s QAD31:0：t/s，地址数据复用引脚。FRAME#开始变为有效的那个时钟周期内AD31:0上传输的是地址。对于配置空间和存储空间，这是一个双字节地址，对于I/O空间，这个一个单字节地址。传输数据时，AD7:0为最低字节数据。中国通信人博客Z0#XWRC/BE3:0#：t/s，总线命令和字节允许复用引脚。在AD31:0上传输地址的时候，C3:0上传输的是总线命令，AD31:0上传输数据的时候，BE3:0#用作字节允许，表示哪些通道上的数据是有效的。BE0#对应最低字节。中国通信人博客3L!JKn'kyIPAR：t/s，AD31:0和C/BE

27、3:0#上的数据偶效验。PAR与AD31:0有相同的时序，但延迟一个时钟，在地址段后一个时钟，PAR稳定并有效；对于数据段，在写传输中，PAR在IRDT#有效一个时钟稳定并有效，而在读传输中，PAR在TRDY#有效后一个时钟周期稳定并有效。一旦PAR有效，它必须保持有效直到当前数据段完成后一个时钟。在地址段和写数据段，主PCI设备驱动PAR，在读数据段，目标从PCI 设备驱动PAR。中国通信人博客I.J5|D6SJ3).接口控制引脚FRAME#：s/t/s，帧开始信号。由当前总线主设备驱动，以说明一个操作的开始和延续。FRAME#有效，说明总线开始传输，当FRAME#维持有效时，说明总线传输继

28、续进行，当FRAME#无效时，说明传送的最后一个字节正在进行。ajf"Q)L0 IRDY#：s/t/s，启动者准备好信号(Initiator Ready)。说明传输的启动者完成当前数据传输的能力。在读操作中，IRDY#有效说明总线主设备已准备好接收收据。在写操作中，它说明AD3:0上已有有效数据。在IRDY#和TRDY#都有效的时钟周期完成数据传输。在IRDY#和TRDY#都有效之前，需要插入等待状态。X A.VR j'g0 TRDY#：s/t/s，目标设备准备就绪(Target Ready)。说明传输的目标设备完成当前的数据传输能力。在写操作中，TRDY#有效说明目标设备已

29、经准备好接收数据。在读操作中，它说明AD31:0上已有有效数据。STOP#：s/t/s，停止信号。说明当前的目标设备要求总线主设备停止当前传输。中国通信人博客R*aKMr-gjLOCK#：s/t/s，锁定信号。中国通信人博客8b4F "E*MrQ!vIDSEL：in，初始化设备选择(Initialization Device Select)。在配置空间读写操作中，用作片选。中国通信人博客.xHAF#O$UyDEVSEL#：s/t/s，设备选择。当驱动有效时，说明驱动它的设备已将其地址解码为当前操作的目标设备。4).仲裁引脚中国通信人博客,_$goe%v sREQ#：t/s，申请。向仲

30、裁器说明该单元想使用总线。这是一个点对点的信号，每个总线主设备都有自己的REQ#。中国通信人博客g"Y9MZsGNT#：t/s，允许。仲裁器向申请单元说明其对总线的操作已被允许。这是一个点对点信号，每个总线主设备都有自己的GNT#。5).错误反馈引脚中国通信人博客+G8J tW HQlz-xPERR#：s/t/s，奇偶校验错误(Parity Error)。该引脚用于反馈在除特殊周期外的其他传送过程中的数据奇偶校验错误。PERR#维持三态，在检测到奇偶校验错误后，在数据结束后两个时钟周期，由接收数据的单元驱动PERR#有效。并至少持续一个时钟周期。只有发出DEVSEL#的单元才能发出P

31、ERR#。SERR#：o/d，系统错误(System Error)。用于反馈地址奇偶校验错误、特殊周期命令中的数据奇偶校验错误和将引起重大事故的其他灾难性的系统错误。中国通信人博客L-|w Z$MF6).中断引脚%tI-zaO6QQ0 INTA#, INTB#, INTC#, INTD#：o/d，中断输出。7).高速缓存支持引脚!ob+s0|wu0   一个能高速缓存的PCI存储器必须利用这两条高速缓存支持引脚作为输入，以支持写通(write-through)和回写(write-back)。如果可高速缓存的存储器是位于PCI上，则连接回写高速缓存到PCI的桥路必须

32、利用这两条引脚，且作为输出。连接写通高速缓存的桥路可以只使用一条引脚SDONE。SBO#：in/out，监视补偿。当其有效时，说明对某条变化线的一次命中。当SBO#无效而SDONE有效时，说明了一次“干净”的监视结果。中国通信人博客q/B cL/HfSDONE： in/out，监视进行。表明对当前操作的监视状态。当其无效时，说明监视结果仍未定。当有效时，说明监视已有结果。8).64位总线扩充引脚AD63:32：t/s，地址数据复用引脚提供32个附加位。在一个地址段，传送64位地址的高32位。在数据段，传送64位中的高32位。中国通信人博客+apLEW B.eC/BE7:4#：t/s，总线命令和

33、字节允许复用引脚。中国通信人博客qf9lL2aT6K_ iVREQ64#：s/t/s，请求64位传输。当其被当前总线主设备有效驱动时，说明总线主设备想作64位传输。中国通信人博客5v*t(G"IF+k?ACK#：s/t/s，应答64位传送。在当前操作所寻址的目标设备有效驱动该信号时，说明目标设备能够进行64位传输，ACK#和DEVSEL#有相同的时序。中国通信人博客 a.f"+gX:PAR64：t/s，高双字偶校验。2.4 PCI总线的典型接法中国通信人博客'R3cVM)l;.N图2.4为PCI总线的典型接法。2.5 PCI总线上IDSEL管脚的处理方式主PCI桥片

34、的IDSEL管脚一般通过电阻下拉到地，从PCI设备的IDSEL 管脚和AD11:31相连，每个PCI从设备连接其中的一根，且不能重复。如图2.5所示。中国通信人博客M+_-j-kq"mL*Z$f2.6 PCI操作类型在FRAME信号有效后的第一时钟周期，AD31:0总线上传输的是目标PCI器件的地址，C/BE3:0上传输的操作命令类型。如图2.6所示。中国通信人博客!)l: R0WQ中国通信人博客7WE;EYw$H中国通信人博客?+l |4|-:|图2.4 PCI总线的典型揭发-? Tu9Jg0中国通信人博客56X c7%fE3t图2.5 PCI总线上IDSEL管脚的处理方式中国通信

35、人博客MqE7WdS"oL中国通信人博客k" h7_J2Q U图2.6 PCI操作类型中国通信人博客GG3L7!k-Oa2.7 PCI总线的读写时序如图2.7所示，在FRAME#有效后的第一个时钟周期内，AD上传输的是要写入目标PCI设备的地址信息，C/BE#上传输的是命令类型(I/O写命令为0011)，DEVSEL#信号有效后，表明目标PCI设备已经被选择到，IRDY#和TRDY#同时有效后，主PCI设备向目标PCI设备中传输要写入的数据，在第5个时钟周期时，IRDY#和TRDY#同时变为无效状态，AD总线上被插入一个等待周期，第6和第7个时钟周期时，IRDY#有效，但是

36、TRDY#无效，传输仍然不能有效进行，总线上被继续插入两个等待周期，第8个时钟周期时，IRDY#和TRDY#都有效，数据传输继续。PCI总线写时序如图2.7所示。读操作同写操作类似，只是在FRAME#有效后的第一个时钟周期内，C/BE#上传输的是读操作命令而已(I/O读操作命令为0010)。"?)G"vT4w C0 PCI即Peripheral Component Interconnect，中文意思是“外围器件互联”，是由PCISIG (PCI Special Interest Group)推出的一种局部并行总线标准。图2.7 PCI总线写时序(BtY N wR&r

37、,oG0    PCI总线的读时序如图2.8所示。中国通信人博客w4d?Xz*Tj 图2.8 PCI总线的读时序中国通信人博客pL g 第3章 总体设计3.1 8051单片机简介3.1.1 MCS-51单片机内部结构    8051单片机包含中央处理器、程序存储器(ROM)、数据存储器(RAM)、定时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线， 中央处理器：中央处理器(CPU)是整个单片机的核心部件，是8位数据宽度的处理器，能处理8位二进制数据或代码，CPU负责控制、指挥和调度整个单元系统

38、协调的工作，完成运算和控制输入输出功能等操作。数据存储器(RAM)：8051内部有128个8位用户数据存储单元和128个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的RAM只有128个，可存放读写的数据，运算的中间结果或用户定义的字型表。图3.1 8051内部结构图程序存储器(ROM)：8051共有4096个8位掩膜ROM，用于存放用户程序，原始数据或表格。定时/计数器(ROM)：8051有两个16位的可编程定时/计数器，以实现定时或计数产生中断用于控制程序转向。并行输入输出(I/O)口：8051共有4组8位I/O

39、口(P0、 P1、P2或P3)，用于对外部数据的传输。全双工串行口：8051内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用。中断系统：8051具备较完善的中断功能，有两个外中断、两个定时/计数器中断和一个串行中断，可满足不同的控制要求，并具有2级的优先级别选择。时钟电路：8051内置最高频率达12MHz的时钟电路，用于产生整个单片机运行的脉冲时序，但8051单片机需外置振荡电容。单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛(Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存储器合

40、二为一的结构，即普林斯顿(Princeton)结构。INTEL的MCS-51系列单片机采用的是哈佛结构的形式，而后续产品16位的MCS-96系列单片机则采用普林斯顿结构。图3.2是MCS-51系列单片机的内部结构示意图。3.1.2 MCS-51的引脚说明：MCS-51系列单片机中的8031、8051及8751均采用40Pin封装的双列直接DIP结构，下图是它们的引脚配置，40个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根，4组8位共32个I/O口，中断口线与P3口线复用。现在我们对这些引脚的功能加以说明：如图3.3Pin9:RESET/Vpd复位信号复用脚，当8051通电，时钟电路开始

41、工作，在RESET引脚上出现24个时钟周期以上的高电平，系统即初始复位。初始化后，程序计数器PC指向0000H，P0-P3输出口全部为高电平，堆栈指针写入07H，其它专用寄存器被清“0”。RESET由高电平下降为低电平后，系统即从0000H地址开始执行程序。然而，初始复位不改变RAM（包括工作寄存器R0-R7）的状态，8051的初始态。8051的复位方式可以是自动复位，也可以是手动复位，见下图3.4。此外，RESET/Vpd还是一复用脚，Vcc掉电其间，此脚可接上备用电源，以保证单片机内部RAM的数据不丢失。Pin30:ALE/当访问外部程序器时，ALE(地址锁存)的输出用于锁存地址的低位字节

42、。而访问内部程序存储器时，ALE端将有一个1/6时钟频率的正脉冲信号，这个信号可以用于识别单片机是否工作，也可以当作一个时钟向外输出。更有一个特点，当访问外部程序存储器，ALE会跳过一个脉冲。图3.2 MCS-51结构框图图3.3 MCS-51引脚图 图3.4 8051的复位方式如果单片机是EPROM，在编程其间，将用于输入编程脉冲。Pin29:当访问外部程序存储器时，此脚输出负脉冲选通信号，PC的16位地址数据将出现在P0和P2口上，外部程序存储器则把指令数据放到P0口上，由CPU读入并执行。Pin31:EA/Vpp程序存储器的内外部选通线，8051和8751单片机，内置有4kB的程序存储器

43、，当EA为高电平并且程序地址小于4kB时，读取内部程序存储器指令数据，而超过4kB地址则读取外部指令数据。如EA为低电平，则不管地址大小，一律读取外部程序存储器指令。显然，对内部无程序存储器的8031,EA端必须接地。3.2 CH365芯片介绍CH365 是一个连接PCI总线的通用接口芯片，支持I/O端口映射、存储器映射、扩展ROM以及中断。CH365 将32 位高速PCI 总线转换为简便易用的类似于ISA 总线的8 位主动并行接口，用于制作低成本的基于PCI 总线的计算机板卡，以及将原先基于ISA 总线的板卡升级到PCI总线上。PCI 总线与其它主流总线相比，速度更快，实时性更好，可控性更佳

44、，所以CH365 适用于高速实时的I/O控制卡、通讯接口卡、数据采集卡、电子盘、扩展ROM 卡等。CH365的地址引脚A15A0用于提供相对于基址的偏移地址，引脚D7D0为双向数据引脚，与设备相连。IOP_RD用于提供IO读选通信号，IOP_WR用于提供IO写选通信号，MEM_RD用于提供存储器读选通信号，MEM_WR用于提供存储器写选通信号，上述引脚均为低电平有效。与PCI总线相连的引脚直接与PCI总线对应。图3.5 CH365封装图CH365是一个连接PCI总线的通用接口芯片，可将32位高速PCI总线转换为主动8位并行接口并提供16位地址，可以进行IO及存储器的读和写，可以设定PCI板卡的

45、设备标识。CH365非突发存取的实测速度可达7 MBs，写脉冲的宽度从30240 ns可选；自动分配IO基址，IO空间占用256个，其中偏移00EFH共240 B的标准的本地IO端口，而F0FF为CH365内部使用的寄存器，对IO端口操作只须IO基址加上偏移量；通过该接口直接升级ISA的IO板卡到PCI总线，完全不需要修改原ISA卡的相关软件；直接映射支持容量为32 kB的存储器SRAM或者扩展ROM(BootROM)，偏移地址00007FFFH；提供两线串行主机接口，可以挂接类似24C0X的两线串口E2PROM器件；支持Windows 98ME2000XP，通过DLL提供应用层API。图3.

46、6 电源线说明图3.7 PCI总线信号线图3.8 本地端信号线3.3 总体设计该计数卡主要由计数锁存器， 控制器， 总线接口电路三部分构成。计数锁存器用来累计输人脉冲的数目并将这一计数值进行锁存，以备控制单元的读取。总线接口电路用于实现现控制器与计算机PCI总线之间的数据通讯。计数卡的电路结构如图3.9所示：工作电源本地总线计数/锁存单元控制器（8051单片机）8255接口脉冲输入信号跟随处理PCI总线接口单元PCI数据总线PCI地址总线PCI控制总线PCI总线图3.9 计数卡总设计框图该计数卡是一个由九级十进制计数单元组成的计数器，最大计数能力达到九位数，对于低频信号可做到准确计数。该计数卡

47、可以实现定时计数与重复计数的功能，计数间隔、计数时间长短及计数重复次数均可以设置、输入信号为TTl电平。当计算机通过PCI总线接口向控制单元发出指令后，控制单元对接收到的指令进行分析，根据相应的指令完成对计数/锁存单元的控制。其中计数/锁存单元主要是对输入的脉冲信号进行分析处理，将输入的脉冲信号转为标准的TTL信号，再进行计数，并由锁存器对计数器的采集数据进行锁存；控制单元由8051片机构成，通过接口单元电路接收上位机的指令，实现对计数器及锁存器的控制。总线接口单元电路采用PCI总线接口，通过总线接口电路实现计算机与控制单元的通讯、总线接口电路有PCI总线接口单元与8位总线本地接口单元两部分构

48、成。第4章 单元电路设计4.1 计数/锁存器4.1.1 74LS390芯片介绍74LS390具有以下几个特点：A 和 B 触发器都有独立的时钟，可以构成两个 2 分频和两个 5 分频计数器；每个计数器都有直接清除；有效提高系统密度；缓冲输出减小集电极转换的可能性。典型参数：f 工作频率=35MHzPd=75mW图4.1 74LS390引脚图图4.2 74LS390逻辑图这种双单片电路有八个主从触发器和附加门，以构成两个独立的 4 位计数器，可以实现等于 2 分频、 分频乃至 100 分频的任何累加倍数的周期长度。当连成二五进制计数器时，可以用独立的 2 分频电路在最后输出级形成对称波

49、形（矩形波）。每个计数器又有一个清除输入和一个时钟输入。由于每个计数级都有并行输出，所以系统定时信号可以获得输入计数频率的任何因子。功能表：计数输出QDQCQBQA0LLLL1LLLH2LLHL3LLHH4LHLL5LHLH6LHHL7LHHH8HLLL9HLLH计数输出QAQDQCQB0LLLL1LLLH2LLHL3LLHH4LHLL5HLLL6HLLH7HLHL8HLHH9HHLL图4.3 74LS390功能表4.1.2 74HC573芯片介绍 74HC573的八个锁存器是透明的D 型锁存器，当使能（G）为高时，Q 输出 将随数据（D）输入而变。当使能为低时，输出将锁存在已建立的数据电平上

50、。输出控制不影响锁存器的内部工作，即老数据可以保持，甚至当输出被关闭时，新的数据也可以置入。这种电路可以驱动大电容或低阻抗负载，可以直接与系统总线接口并驱动总线，而不需要外接口。特别适用于缓冲寄存器，I/O 通道，双向总线驱动器和工作寄存器。图4.4 74HC573引脚图PIN No 引脚号SYMBOL符号NAME AND FUNCTION名称及功能1OE3 State output Enable Input (Active LOW)3态输出使能输入（低电平）2, 3, 4, 5, 6, 7, 8, 9D0 to D7Data Inputs数据输入12,13,14,15,16,17,18,19

51、Q0 to Q73 State Latch Outputs 3态锁存输出11LELatch Enable Input 锁存使能输入10GNDGround接地(0V)20VCCPositive Supply Voltage电源电压图4.5 74HC573引脚功能4.1.2 工作原理计数/锁存器主要由输入信号跟随器，计数/锁存单元两部分构成。输入信号跟随器用于接收输入信号，并将其形成为标准的TTL信号，信号跟随器电路如图4.4所示。在本计数锁存单元，根据实验工作的实际需求，我们设计了九级计数单元电路，低位的三级计数单元采用两片双十进位计数器74390构成，高位的六级计数单元由一片集成6位十进制计数

52、器芯片LS7031构成。一片74390由两个独立的、完全相同的十制计数器组成，计数器的输出为4位BCD码，采用两片74390级联构成低三位(即100、101、102)计数单元。LS7031集成六位十进制计数单元，计数值以BCD码格式输出，此外LS7031中还包含8个计数锁存器，除对高6位的计数单元计数值进行锁存外，还对与之级联的低两位(在此是101，102)的计数值进行锁存。图4.6 跟随电路图4.7 计数/锁存电路将74390的101和102两位计数单元的计数输出分别连接到LS7031的BCD码输入1口和BCD码输入2口，即可完成级联。101109的8位计数输出值由LS7031的锁存器进行锁

53、存，最低的计数输出值由锁存器HC573进行锁存。低三位的计数器的清零信号，与LS7031的RESET信号均来自控制器。当控制器启动一次计数时，就发出一个有效CLR信号对所有的计数单元清零，开始一次计数。锁存器HC573的LATCH端与LS7031的LATCH端连接在一起，LATCH信号也来自控制器，当要停止计数时，控制器发出有效LATCH信号将计数值送入锁存器中。LS70318个锁存器的计数值用同一个BCD码输出口输出，锁存器的计数值输出控制脉冲由控制器给出，LS7031的SCIN脚每接收到一个输入脉冲便从高到低依次输出一位十进制计数值的BCD码。当LS7031的SCRST脚复位后，LS703

54、1的锁存器是从最高位开始输出，SCRST信号由控制器给出，LS7031的DS1DS8的输出指示出当前BCD码输出口输出的是哪一个计数锁存器计数值。当计数值超过最大计数范围时，LS7031的OVFO输出变为高电平指示溢出，并将这一信号送入控制器中。具体的电路实现如图4.7所示。4.2 控制器4.2.1 74HC157芯片介绍 74HC157是一款高速CMOS器件，74HC157引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC157遵循JEDEC标准no.7A。74HC157是四路2输入多路选择器，在公共数据选择输入端（S）的控制下，从两个源中选出4位数据信号。被选择的数据通过74HC157

55、的4个输出端以原码（正相）的形式输出。74HC157的使能输入端（E）为低有效，当E置高时，所有输出（1Y至4Y）将被强制为低，无视所有其他输入条件。图4.8 74HC157引脚图引脚主要功能引脚主要功能1公共数据选择输入9第3路数据输出2第1路0输入的数据10第3路1输入的数据3第1路1输入的数据11第3路0输入的数据4第1路数据输出12第4路数据输出5第2路0输入的数据13第4路1输入的数据6第2路1输入的数据14第4路0输入的数据7第2路数据输出15允许输入端，低电平E=08接地端16供电端+5V图4.9 74HC157引脚功能74HC157其引脚主要功能如下：低功耗肖特基TTL扇出是1

56、0。选择输入L电平时A数据被选择出，高电平时B数据选择出。若把选通脉冲设为H电平，则全部输出变成L电平，且与其他数据输入无关。4.2.2 工作原理图4.10 控制器电路控制电路以单片机8051AH为核心，单片机通过接口单元电路接收上位机的指令，实现对计数器及锁存器的控制。单片机的P0口用作与总线接口单元进行数据交换口。单片机由P0口通过总线接口单元的接收计数指令(包括计数时间长短、计数间隔、计数次数)，单片机根据指令，从T0脚发出CLR信号将所有计数器及溢出位清零，从而启动一次计数。当完成一次计数后，从TXD脚发出LATCH信号将计数值送入锁存器中。单片机从P2.0P2.3读入计数值，101108八位计数输出值由LS7031给出，100的计数值则由74HC573进行锁存。为了能从P2.0P2.3分别读入74LS7031锁存器与74HC573锁存器中的计数值，使用了一片四2选1数据选择器74HC157。74HC157具有两个4位数据输入口，A口与B口，一个4位数据输出口Y口，通过A/B的选择来决定当前Y口