存储器与可编程逻辑器件ppt课件

1、2021-12-4* *存储器：公用于存放大量二进制数码的器件存储器：公用于存放大量二进制数码的器件按资料分类按资料分类 1) 1) 磁介质类磁介质类软磁盘、硬盘、磁带、软磁盘、硬盘、磁带、 2) 2) 光介质类光介质类CDCD、DVDDVD、MOMO、 3) 3) 半导体介质类半导体介质类SDRAMSDRAM、EEPROMEEPROM、FLASH ROMFLASH ROM、按功能分类按功能分类随机存储随机存储( (读写读写) )存储器存储器 RAM RAM只读存储器只读存储器 ROM ROM RAM: SDRAM, RAM: SDRAM, 磁盘，磁盘， ROM: CD, DVD, FLASH

2、 ROM, EEPROM ROM: CD, DVD, FLASH ROM, EEPROM存储器普通概念存储器普通概念* *存储器分类：存储器分类： RAM (Random Access Memory) 随机存取存储器随机存取存储器ROM (Read Only Memory) 只读存储器只读存储器随机存取存储器：在运转形状可以随时进展读或写操作随机存取存储器：在运转形状可以随时进展读或写操作RAM信息易失：信息易失： 芯片必需供电才干坚持存储的数据芯片必需供电才干坚持存储的数据SRAMDRAM只读存储器：经过特定方法写入数据，正常任务时只能读出只读存储器：经过特定方法写入数据，正常任务时只能读出

3、ROM信息非易失：信息一旦写入，即使断电也不会丧失信息非易失：信息一旦写入，即使断电也不会丧失ROM (工厂掩膜工厂掩膜)PROM(一次编程一次编程)PROM(多次编程多次编程)双极型双极型MOS型型存储器：公用于存放大量二进制数码的器件存储器：公用于存放大量二进制数码的器件* *存储器的主要性能目的：存储器的主要性能目的：容量：存储单元总数容量：存储单元总数bit存取时间：阐明存储器任务速度存取时间：阐明存储器任务速度其它：资料、功耗、封装方式等等其它：资料、功耗、封装方式等等1Kbit=1024bit=210bit1Kbit=1024bit=210bit128Mbit=134217728b

4、it=227bit128Mbit=134217728bit=227bit字长：一个芯片可以同时存取的比特数字长：一个芯片可以同时存取的比特数1 1位、位、4 4位、位、8 8位、位、1616位、位、3232位等等位等等标称：字数位数标称：字数位数 如如4K4K8 8位位=212=2128=2158=215单元单元bitbit读操作和写操作时序图：存储器的任务时序关系读操作和写操作时序图：存储器的任务时序关系* *随机存取存储器随机存取存储器 随机存取存储器随机存取存储器RAM ，它能随时从任何一，它能随时从任何一个指定地址的存储单元中取出个指定地址的存储单元中取出读出读出信息，也可信息，也可随

5、时将信息存入随时将信息存入写入写入任何一个指定的地址单元任何一个指定的地址单元中。因此也称为读中。因此也称为读/写存储器。写存储器。优点：读优点：读/写方便写方便缺陷：信息容易丧失，一旦断电，所存储器的信缺陷：信息容易丧失，一旦断电，所存储器的信息会随之消逝，不利于数据的长期保管。息会随之消逝，不利于数据的长期保管。* *存储矩阵存储矩阵(2n字字m位位)片选与读写控制电路片选与读写控制电路CSR/W地址输入地址输入控制输入控制输入三组输入信号：三组输入信号： 地址输入、控制输入和数据输入地址输入、控制输入和数据输入一组输出信号：数据输出一组输出信号：数据输出大容量大容量RAM数据输入输出合为

6、双向端口数据输入输出合为双向端口A0Ai地址译码器地址译码器.W021nW.m数据数据输入输入/输出输出I/Om主要由地址译码器、主要由地址译码器、存储体及读出电路等存储体及读出电路等三部分组成。三部分组成。 * *存储矩阵存储矩阵 地址译码器地址译码器数据数据输入输入/输出输出地址输入地址输入控制信号输入控制信号输入( CS 、R/W)地址译码器：对外部输入的地址码进展译码，地址译码器：对外部输入的地址码进展译码，独一地选择存储矩阵中的一个存储单元独一地选择存储矩阵中的一个存储单元输入输入/ /输出控制电路：对选中的存储单元进输出控制电路：对选中的存储单元进展读出或写入数据的操作展读出或写入

7、数据的操作存储矩阵：存储器中各个存储矩阵：存储器中各个存储单元的有序陈列存储单元的有序陈列RAM的构造框图的构造框图片选与片选与读写控读写控制电路制电路* *1. 存储矩阵：由存储单元构成，一个存储单元存储一存储矩阵：由存储单元构成，一个存储单元存储一位二进制数码位二进制数码“1或或“0。与。与ROM不同的是不同的是RAM存储单元的数据不是预先固定的，而是取决于外部输存储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必需由具有记忆功能的电路构成。入信息，其存储单元必需由具有记忆功能的电路构成。2. 地址译码器：也是地址译码器：也是N取一译码器。取一译码器。3. 读读/写控制电路：

8、当写控制电路：当R/W=1时，执行读操作，时，执行读操作，R/W=0时，执行写操作。时，执行写操作。4. 片选控制：当片选控制：当CS=0时，选中该片时，选中该片RAM任务，任务， CS=1时该片时该片RAM不任务。不任务。MOS六管存储单元六管存储单元 T1T4构成根本构成根本RS触发器触发器 T1T2构成构成MOS反相器反相器 T3T4构成构成MOS反相器反相器两个反相器输入与输出交叉衔接，两个反相器输入与输出交叉衔接，构成根本构成根本RS触发器，储存数据触发器，储存数据 。T5、T6本单元控制门本单元控制门 Xj=1，行地址选择线，行地址选择线Xi有效有效(选中选中) T5、T6开通，触

9、发器的两个互补开通，触发器的两个互补输出端与位线接通。输出端与位线接通。 Xj=0，行地址选择线，行地址选择线Xi无效无效 T5、T6关断，触发器的两个互补关断，触发器的两个互补输出端与位线隔离。输出端与位线隔离。存储存储单元单元VDDT3T4T2T1T6T5行选择Xi列选择Yj数据位数据位DDT8T7B位线B位线QQT7、T8列存储单元的公用控制门列存储单元的公用控制门 Yj=1，T7 、T8均导通，触发器的输出均导通，触发器的输出才与数据线接通，该单元才干经过数据才与数据线接通，该单元才干经过数据线传送数据。线传送数据。 读出是无破坏性的，即，读操作不会使数据发生改动。读出是无破坏性的，即

10、，读操作不会使数据发生改动。 写入会改动原来存放的数据。即，不论原来存放的数据是什么，写操写入会改动原来存放的数据。即，不论原来存放的数据是什么，写操作后一定是新写入的数据。作后一定是新写入的数据。 读取数据：读取数据：VDDT3T4T2T1T6T5行选择Xi列选择Yj数据位数据位DDT8T7B位线B位线D先将待写入的数据送到先将待写入的数据送到 D、 端上，端上，再使再使X、Y有效，有效， T5T8开通，外来开通，外来数据强行使触发器置位或复位。数据强行使触发器置位或复位。 使使Xi、Yj有效，有效，T5T8开通，触开通，触发器的两个互补输出端分别向发器的两个互补输出端分别向 D、 端传出数

11、据；端传出数据；D写入数据：写入数据：11VDDT3T4T2T1T6T5行选择Xi列选择Yj数据位数据位DDT8T7B位线B位线片选：片选：1CS片选和读写控制逻辑的与门片选和读写控制逻辑的与门被封锁，输出被封锁，输出0，0CS片选和读写控制逻辑的与门片选和读写控制逻辑的与门输出由读写信号控制，允许输出由读写信号控制，允许读写操作。读写操作。&I/OCS/R WA3A2A1100三态门三态门A1、A2、A3均为高均为高阻，存储单元与数据总线隔阻，存储单元与数据总线隔离，读写操作制止。离，读写操作制止。0VDDT3T4T2T1T6T5行选择Xi列选择Yj数据位数据位DDT8T7B位线B位

12、线&I/OCS/R WA3A2A1读操作读操作/1R W0CS片选和读写控制逻辑的与门片选和读写控制逻辑的与门输出由读写信号控制输出由读写信号控制读写控制读写控制三态门三态门A2、A3高阻高阻A1翻开，数据输出到总线翻开，数据输出到总线写操作写操作/0R W三态门三态门A1高阻，高阻，A2 、A3开放，开放，数据经位线使存储单元置数。数据经位线使存储单元置数。0101010* *行地址译码器A0A1Ai存储矩阵列地址译码器读/写控制电路D0Ai 1An 1CSR/WDm 1I / O0I / Om1SRAM的根本构造 * * 存存储储单单元元 Y0 Y1 Y7 A4 X1 X31 X0

13、 列列 地地 址址 译译 码码 器器 行行地地址址译译码码器器 A5 A3 A2 A1 A0 A6 A7 8根列地根列地址选择线址选择线32根行地根行地址选择线址选择线1024个存储单元，排个存储单元，排成成3232的矩阵的矩阵7.1.1 RAM的构造的构造图中的每个地址译码选通时有四个存储单元同时输入输出；图中的每个地址译码选通时有四个存储单元同时输入输出；存储器容量为存储器容量为256字字4位位1024bit* *存储单元数量多，将存储单元陈列成矩阵方式存储单元数量多，将存储单元陈列成矩阵方式存储存储器阵列器阵列阵列中各单元的选择称地址译码阵列中各单元的选择称地址译码A0A1A2A3A4A

14、5A6A7CS0CS1CS255地址译码器地址译码器存储器阵列存储器阵列01255A0A1A2A3CSX0CSX1CSX15行地址译码器行地址译码器列地址译码器列地址译码器A4 A5 A6 A7CSY0CSY1CSY15011516173232241255单译码单译码行列行列双双译码译码* *从从RAM的构造再看的构造再看RAM目的的意义：目的的意义：容量：指存储矩阵的大小，即阵列中一切存储单元的总数容量：指存储矩阵的大小，即阵列中一切存储单元的总数字数字数2n ：指地址单元的总数为：指地址单元的总数为2n ，n为为RAM外部地址线的外部地址线的 根数根数字长：指每个地址单元中的数据位数；也即

15、是每次寻址后字长：指每个地址单元中的数据位数；也即是每次寻址后 从存储器中读出从存储器中读出或写入或写入的数据位数的数据位数存储容量字数存储容量字数2n 字长数据位数字长数据位数* *1ROM的构造的构造图图10-1 ROM的构造的构造主要由地址译码主要由地址译码器、存储体及读器、存储体及读出电路等三部分出电路等三部分组成。组成。 * * 利用触发器保管数据利用触发器保管数据 写入时在写入时在D D和和/D/D上加上反置信号，引起触发器的上加上反置信号，引起触发器的翻转即可翻转即可 数据读出非破坏性，一次写入，可以反复读出数据读出非破坏性，一次写入，可以反复读出 存储单元占用管元多，每比特面积

16、大、功耗高存储单元占用管元多，每比特面积大、功耗高动态存储单元动态存储单元 利用栅级电容上的存储电荷保管数据利用栅级电容上的存储电荷保管数据 写入过程是给电容充电或放电的过程写入过程是给电容充电或放电的过程 破坏性读出破坏性读出 存储单元管元少、面积小、功耗低、利于海量存储存储单元管元少、面积小、功耗低、利于海量存储 需求刷新时序控制需求刷新时序控制存储单元特点比较：存储单元特点比较：静态存储单元静态存储单元CS、T：存储元件：存储元件： CS：数据存储在：数据存储在CS上。上。 CS上充溢电荷时表示存储上充溢电荷时表示存储1， CS上无电荷时表示存储上无电荷时表示存储0。 T：门控管，任务在

17、开关形状。：门控管，任务在开关形状。CB：杂散分布电容，：杂散分布电容，CS、CB的容量都很小。的容量都很小。选择线高电平常，选择线高电平常，MOS管管T导通，存储器被选中。导通，存储器被选中。 CSCBT 选择线数据线存储单元1写数据：写数据： 待写数据位加在数据线上待写数据位加在数据线上 CB充放电充放电 选择线加高电平使选择线加高电平使T导通导通 CS充放电充放电 吊销选择线上的高电平使吊销选择线上的高电平使T截止截止 CS上的电荷形状被坚持。上的电荷形状被坚持。2读数据：读数据： 使数据线置于中间电位使数据线置于中间电位 CB充放电充放电 使数据线处于高阻抗，选择线加高电平使使数据线处

18、于高阻抗，选择线加高电平使T导通导通 CB和和CS上的电荷重新分配到达平衡。假设上的电荷重新分配到达平衡。假设 平衡后的电位高于中间电位，那么原来存入的数据为平衡后的电位高于中间电位，那么原来存入的数据为1； 平衡后的电位低于中间电位，那么原来存入的数据为平衡后的电位低于中间电位，那么原来存入的数据为0。 留意：留意： 读取数据时读取数据时CS上的电荷发生了改动，原来存入的数据被破坏上的电荷发生了改动，原来存入的数据被破坏 应立刻将读得的数据重新写入。应立刻将读得的数据重新写入。CSCBT 选择线数据线存储单元Di1Di0* *3 3刷新刷新: : 刷新：由于漏电，应周期性地给刷新：由于漏电，

19、应周期性地给CsCs补充电荷，补充电荷， 使存储的数据不丧失。使存储的数据不丧失。 刷新操作：执行一次读操作，但并不运用读得刷新操作：执行一次读操作，但并不运用读得 的数据。的数据。 存储单元为阵列陈列时，以行为单位进展刷新，存储单元为阵列陈列时，以行为单位进展刷新， 周期约为几毫秒周期约为几毫秒* * 存储器：由大量的存储单元按阵列方式陈列构成。存储器：由大量的存储单元按阵列方式陈列构成。 例：例：44 存储单元方阵构成的存储器，能存放存储单元方阵构成的存储器，能存放16个二进制数据位：个二进制数据位： A0A3： 地址，对某一存储单元进展选择。其中：地址，对某一存储单元进展选择。其中： A

20、1A0：由：由X选择译码电路译为选择译码电路译为4路输出，用作行选择；路输出，用作行选择； A3A2：由：由Y选择译码电路译为选择译码电路译为4路输出，用作列选择。路输出，用作列选择。 只需行和列同时选中的存储单元才干经过只需行和列同时选中的存储单元才干经过D、 端进展访问。端进展访问。 DY选择译码X选择译码A0A1A2A3DD0,00,0X0X1X2X3Y3Y2Y1Y0读写控制I/OCS/RW0,10,10,20,20,30,31,01,01,11,11,21,21,31,32,02,02,12,12,22,22,32,33,03,03,13,13,23,23,33,3* * 当用一片当用

21、一片ROM/RAMROM/RAM芯片不能满足存储容量的需求时，芯片不能满足存储容量的需求时，可以将假设干片可以将假设干片ROM/RAMROM/RAM组合到一同，接成一个存组合到一同，接成一个存储容量更大的储容量更大的ROM/RAMROM/RAM，称为存储器的扩展，称为存储器的扩展存储芯片配置的数量存储芯片配置的数量l采用多片采用多片ROM/RAM经扩展后组成容量更大的经扩展后组成容量更大的ROM/RAM存储以满足系统的需求。存储以满足系统的需求。l芯片数量的选择由系统要求的容量芯片数量的选择由系统要求的容量MN和和单片容量单片容量mn来决议来决议* *知系统要求的内存容量为知系统要求的内存容量

22、为M字数字数N字字长或位数，现有单片长或位数，现有单片ROM/RAM的容量为的容量为m字数字数n字长或位数。所需单片字长或位数。所需单片ROM/RAM的数量计算原那么如下。的数量计算原那么如下。计算原那么：计算原那么：Mm，N n根据字数计算所需单片数：根据字数计算所需单片数：M/m 取整数取整数根据字长或位数计算所需单片数：根据字长或位数计算所需单片数：N/n 取取整数整数总片数：总片数：S=(M/m )(N/n )* *扩展方式扩展方式l假设单片假设单片ROM/RAMROM/RAM的字数满足系统内存总的的字数满足系统内存总的字数要求，而每个字的字长或位数不够用字数要求，而每个字的字长或位数

23、不够用时，那么采用位扩展方式时，那么采用位扩展方式l位扩展后的存储器字数没改动而位数添加，位扩展后的存储器字数没改动而位数添加，存储器容量相应添加存储器容量相应添加 1位扩展方式 1位扩展方式位扩展方式2字扩展方式字扩展方式3字位扩展方式字位扩展方式* *D0 D1 D2 D3CSD12 D13 D14 D15A11A0R/WR/WCSA0A114K4位位I/O0 I/O1 I/O2 I/O3R/WCSA0A114K4位位I/O0 I/O1 I/O2 I/O3 位数扩展利用芯片的并联方式实现位数扩展利用芯片的并联方式实现* *用用1K1位的位的RAM扩展成扩展成1K8位的存储器。位的存储器。I

24、/O10241RAMA0A1A9R/W CSI/O1I/O10241RAMA0A1A9R/W CSI/O2I/O10241RAMA0A1A9R/W CSI/O7A0A1A9R/WCS用用8片片1K1位芯片经位扩展后组成的位芯片经位扩展后组成的1K8位存储器位存储器 * *2字扩展方式字扩展方式假设每一片假设每一片ROM/RAM的数据位数够，而字数不能的数据位数够，而字数不能满足系统内存总的字数要求，那么采用字扩展方满足系统内存总的字数要求，那么采用字扩展方式式,将多片存储器将多片存储器RAM或或ROM芯片接成一个字芯片接成一个字数更多的存储器。数更多的存储器。字扩展后的存储器数据位数或字长没有

25、变，而字字扩展后的存储器数据位数或字长没有变，而字数添加，存储器容量相应添加数添加，存储器容量相应添加字数的扩展可以利用外加译码器控制芯片的片选字数的扩展可以利用外加译码器控制芯片的片选 CS 输入端来实现。输入端来实现。 * *字数的扩展字数的扩展地址的扩展地址的扩展利用外加译码器控制存储利用外加译码器控制存储器芯片的片选输入端器芯片的片选输入端 A12 A0 CS WR/ D7 D0 8K 8 位位 8K 8 位位 8K 8 位位 8K 8 位位 D7 D0 A12 A0 A1 A0 A14 A13 EN Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139

26、 WR/ A12 A0 CS WR/ D7 D0 A12 A0 CS WR/ D7 D0 A12 A0 CS WR/ D7 D0 (I)(II)(III)(IV)芯芯片片74139有有效输出端效输出端A14A13 IY00 0 IIY10 1IIIY21 0IVY31 1低位地址并联入各芯片，低位地址并联入各芯片，高位地址经译码作为各高位地址经译码作为各芯片的片选信号，数据芯片的片选信号，数据端并接端并接* *用用2568位位RAM扩展成扩展成10248位位RAM 2568RAMA0A1A7R/W CSA0I/O0I/O7(1)A1A72568RAMA0A1A7R/W CSI/O0I/O7(2

27、)2568RAMA0A1A7R/W CSI/O0I/O7(3)2568RAMA0A1A7R/W CSI/O0I/O7(4)R/WY0Y1Y2Y3A0A1A8A92-4译码器I/O0I/O7 用用4片片2568位位RAM经字扩展后组成的经字扩展后组成的1K8位存储器位存储器 * *图示是用字扩展方式将图示是用字扩展方式将4片片2568位的位的RAM扩展为扩展为10248位位RAM的系统框图。的系统框图。图中，译码器的输入是系统的高位地址图中，译码器的输入是系统的高位地址A9、A8 ，其输，其输出是各片出是各片RAM的片选信号。的片选信号。假设假设A9A8=01 ，那么，那么RAM2片的片的 /C

28、S=0 ，其他各，其他各片片RAM的的 /CS均为均为1，应选中第二片。第二片的信息可，应选中第二片。第二片的信息可以读出，送到位线上。以读出，送到位线上。读出的内容那么由低位地址读出的内容那么由低位地址 A7A0决议。显然，决议。显然，4片片RAM轮番任务，任何时候，只需一片轮番任务，任何时候，只需一片RAM处于任务形处于任务形状，整个系统字数扩展了状，整个系统字数扩展了4倍，而字长仍为倍，而字长仍为8位。位。 * *3字位扩展方式l当单片当单片ROM/RAMROM/RAM的字数和位数都不够时，就要的字数和位数都不够时，就要采用字位扩展方式采用字位扩展方式l * *用用1K4位位RAM扩展成

29、一个扩展成一个4K8位存储器位存储器 用用8片片1K4位位RAM芯片，经字位扩展构成的存储器芯片，经字位扩展构成的存储器 * *A0A1W0W1An 2An 1地址译码W2 2W2 1nn存储矩阵NM缓冲级F1F2Fn地址输入N字字M位位ROM构造构造 地址译码器A0A1输出缓冲级三态控制D3D2D1D0RRRRW0W1W2W3A1A0D3D2D1D0001100011001101010111101ROM的数据表的数据表 * *将将ROM输入地址输入地址A1A0视为输入变量，而将视为输入变量，而将D3、D2、D1、D0视为一组输出逻辑变量，那么视为一组输出逻辑变量，那么D3、D2、D1、 D0

30、就是就是A1、A0的一组逻辑函数。的一组逻辑函数。 3101010201130010123210011101013mmAAAADmAADmmAAAADmmmmAAAAAAAAD* *ROM的与或阵列图 (a) 框图； (b) 符号矩阵 与阵列与阵列A0A1或阵列或阵列F0F1F2F3m0m1m2m3m0m1m2m3F0F1F2F3A0A1A0A1A0A1(a)(b)* * 用用ROM实现逻辑函数普通按以下步骤进展：实现逻辑函数普通按以下步骤进展： (1) 根据逻辑函数的输入、输出变量数，确定根据逻辑函数的输入、输出变量数，确定ROM容量，选择适宜的容量，选择适宜的ROM。 (2) 写出逻辑函数

31、的最小项表达式，画出写出逻辑函数的最小项表达式，画出ROM阵列图。阵列图。 (3) 根据阵列图对根据阵列图对ROM进展编程。进展编程。 * *例例 用用ROM实现四位二进制码到格雷码的转换。实现四位二进制码到格雷码的转换。 解解 (1) 输入是四位二进制码输入是四位二进制码B3B0，输出是四位，输出是四位格雷码，应选用容量为格雷码，应选用容量为244的的ROM。 (2) 列出四位二进制码转换为格雷码的真值表，列出四位二进制码转换为格雷码的真值表，如表如表 9 - 2 所示。由表可写出以下最小项表达式：所示。由表可写出以下最小项表达式： )15,14,13,12,11,10, 9 , 8(3G)

32、11,10, 9 , 8 , 7 , 6 , 5 , 4(2G)13,12,11,10, 5 , 4 , 3 , 2(1G)14,13,10, 9 , 6 , 5 , 2 , 1 (0G* *四位二进制码转换为四位二进制码转换为格雷码的真值表格雷码的真值表 * *m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15G0G1G2G3B0B1B2B3四位二进制码转换为四位格雷码阵列图 * *3. 可擦除的可编程可擦除的可编程ROM(EPROM) GfGcSDSiO2NNPGcDSGfSIMOS管的构造和符号 (1) EPROM的存储单元采用浮栅雪崩注入MOS管 * *1RO

33、M的构造的构造图图10-1 ROM的构造的构造主要由地址译码主要由地址译码器、存储体及读器、存储体及读出电路等三部分出电路等三部分组成。组成。 * * 地址译码器的作用是将输入的地址译码成相应的控制信息，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到读出电路。 存储矩阵中字线和位线交叉处能存储一位二进制信息的电路叫做一个存储元。而一个字线所对应的m个存储元的总体叫作一个存储单元。ROM中的存储元不用触发器而用一个半导体二极管或三极管，但更多的是由MOS场效应管组成。这种存储元虽然写入不方便，但电路构造简单，有利于提高集成度。* * 读出电路的作用有两个：一是提高存储器的带负载

34、才干；二是实现对输出形状的三态控制，以便于系统的总线结合。 通常用位通常用位bit和字节和字节Byte作为存储器的存储单位。作为存储器的存储单位。 位用来表示一个二进制信息的0和1，是最小的存储单位。在微型计算机中信息大多是以字节方式存放的。一个字节由8个信息位组成，字是计算机进展数据处置时，一次存取、加工和传送的一组二进制位，它的长度是字长。字长是衡量计算机性能的一个重要目的 * *6ROM在组合逻辑设计中的运用在组合逻辑设计中的运用 用ROM实现组合逻辑的根本原理可从存储器和与或逻辑网络两个角度来了解。 用ROM实现组合逻辑函数时，详细的做法就是将逻辑函数的输入变量作为ROM的地址输入，将

35、每组输出对应的函数值作为数据写入相应的存储单元中即可，这样按地址读出的数据便是相应的函数值。* *从与或逻辑网络的角度看，从与或逻辑网络的角度看，ROM中的地址译码器构成了输入中的地址译码器构成了输入变量的一切最小项，即实现了逻辑变量的与运算。变量的一切最小项，即实现了逻辑变量的与运算。ROM中的中的存储矩阵实现了最小项的或运算，即构成了各个逻辑函数。存储矩阵实现了最小项的或运算，即构成了各个逻辑函数。 图图10-4 ROM的与或阵列图的与或阵列图a框图；框图；b符号矩阵符号矩阵* * 如图10-4所示，其中图10-4a为ROM的框图，图10-4b为ROM的符号矩阵图。在图10-4b中，与阵列

36、中的小圆点表示各逻辑变量之间的与运算，或阵列中的小圆点表示个最小项之间的或运算。 由图10-4可知，用ROM实现逻辑函数时，需列出它的真值表或最小项表达式，然后画出ROM的符号矩阵图。工厂根据用户提供的符号矩阵图，便可消费出所需的ROM。利用ROM不仅可实现逻辑函数特别是多输出函数，而且可以用作序列信号发生器字符发生器以及存放各种数学函数表如快速乘法表、指数表、对数表及三角函数表等。* * 用ROM实现逻辑函数普通按以下步骤进展：1根据逻辑函数的输入、输出变量数，确定ROM容量，选择适宜的ROM。2写出逻辑函数的最小项表达式，画出ROM阵列图。3根据阵列图对ROM进展编程。【例【例10-1】用

37、】用ROM实现四位二进制码到格雷码的转换。实现四位二进制码到格雷码的转换。 * *解：解：1输入是四位二进制码，输出是四位格雷码，应选用输入是四位二进制码，输出是四位格雷码，应选用容量为的容量为的ROM。2列出四位二进制码转换位格雷码的真值表，如表列出四位二进制码转换位格雷码的真值表，如表10-2 所所示。由可写出以下最小项表达式为示。由可写出以下最小项表达式为 3210(8,9,10,11,12,13,14,15)(4,5,6,7,8,9,10,11)(2,3,4,5,10,11,12,13)(1,2,5,6,9,10,13,14)GGGG * *二进制数（存储地址）二进制数（存储地址）B3

38、B2B1B0格雷码（存放数据）格雷码（存放数据）G3G2G1G000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000表表10-2 四位二进制码转换为四位格雷码阵列图四位二进制码转换为四位格雷码阵列图 * *3可画出四位二进制码可画出四位二进制码格雷码转换器的格雷码转换器的ROM符号矩阵，符号矩阵，如图如图10-5所示。所示。图图10-5 四位二进制码转换为四位格雷码阵列图四位二进制码转换为四位

39、格雷码阵列图* *10.2.1 PLD的电路表示法的电路表示法PLD器件的衔接表示法如图器件的衔接表示法如图 ：图图10-10 PLD的衔接表示法：的衔接表示法：* * PLD器件图中与门的画法与传统画法不同，例如3个输入端的与门画法表示在图10-11中。 图图10-11 与门画法与门画法* * 由于PLD器件中的与门输入端很多，普通一个与门往往要有几十个输入，传统画法已不顺应，而PLD表示法更适宜于“阵列图。 PLD器件图普通将可编程的部分画成“阵列图的方式。输入线在阵列图中往往画成列线竖线，与门的输入线往往画成行线横线。图10-12所示为3端输入的“与阵列图。图图10-12 10-12 阵

40、列图阵列图 * * 按存储器功能的不同，按存储器功能的不同，ROM分为掩膜分为掩膜ROM简称简称Mask ROM或或ROM、可编程、可编程ROM简称简称PROM、光可擦除可编程、光可擦除可编程ROM简称简称EPROM、电可擦除可编程、电可擦除可编程ROM简称简称EEPROM和快闪存储器五种。和快闪存储器五种。 8.2.1 掩膜只读存储器掩膜只读存储器ROM 掩膜掩膜ROM又称内容固定的又称内容固定的ROM，其存储的内容是固定不变，其存储的内容是固定不变的，厂方根据用户提供的程序设计光刻掩膜板，在制造芯片时一的，厂方根据用户提供的程序设计光刻掩膜板，在制造芯片时一次成型，运用时无法再更改。次成型

41、，运用时无法再更改。 ROM的电路构造主要由地址译码器、存储矩阵和输出缓冲器三的电路构造主要由地址译码器、存储矩阵和输出缓冲器三部分组成。其构造框图如图部分组成。其构造框图如图8.2.1所示。所示。* *存储矩阵地 址 译 码 器输 出 缓 冲 器地址输入数据输出图8.2.1 ROM的构造框图0单元1单元2单元2n-1单元 地址译码器：地址译码器担任把输入的n位二进制地址代码翻译成2个相应的控制信号，从而选中存储矩阵中相应的存储单元，以便将该单元的m位数据传送给输出缓冲器。 存储矩阵：存储矩阵由2n个存储单元组成。每一个存储单元都有一个确定地址。每个存储单元由假设干根本存储电路组成普通为2的整

42、数倍。根本存储电路可以由二极管、三极管或MOS管构成。每个存储电路只能存储一位二进制代码“0或“1。 输出缓冲器：输出缓冲器由三态门组成，其作用一是可以提高存储器的带负载才干，二是可以实现对输出形状的三态控制，以便与系统的数据总线衔接。* * 图图8.2.2a是一个存储容量为是一个存储容量为44位位4个存储单元，每个存储单个存储单元，每个存储单元元4位的只读存储器构造图。地址译码器由位的只读存储器构造图。地址译码器由2线线-4线译码器构成，存储线译码器构成，存储矩阵都采用了二极管构造。矩阵都采用了二极管构造。A1A0为输入的地址码，可产生为输入的地址码，可产生W0W3 4组组不同的地址，从而选

43、中所对应的存储单元。不同的地址，从而选中所对应的存储单元。W0W3称为字线。存储矩称为字线。存储矩阵由二极管或门组成，其输出数据为阵由二极管或门组成，其输出数据为D3D0。当字线。当字线W0W3 其中之其中之一被选中时，在位线一被选中时，在位线b3b0上便输出一组上便输出一组4位二进制代码位二进制代码D3D0。 输出缓冲器为三态输出电路。当输出缓冲器为三态输出电路。当EN= 0时，允许数据从时，允许数据从b3、b2、b1、b0各条位线上输出；当各条位线上输出；当 EN= 1时，输出端为高阻形状。时，输出端为高阻形状。 分析图分析图8.2.2不难看出，当地址码不难看出，当地址码A1A0=00时，

44、地址译码器中与时，地址译码器中与W0相相连的二极管同时截至，字线连的二极管同时截至，字线W0被选中，被选中，W0变为高电位，其他字线均为变为高电位，其他字线均为低电位称低电位称W0被选中。被选中。W0与位线与位线b2、b1相连的二极管导通，位线相连的二极管导通，位线b2、b1也变为高电位，此时，位线上输出数据也变为高电位，此时，位线上输出数据D3D2D1D0=0110；同理，当；同理，当A1A0=01、10、11时，输出数据分别为时，输出数据分别为1101、0001、1110。* *图8.2.2 二极管ROM结构图&VCCA1A0ENW0W1W2W3地址译码器D3D2D1D0D3D2D

45、1D0W3W2W1W0b3b2b1b0(a) 存储矩阵逻辑图(b) 存储矩阵阵列图 b3b2b1b0存储矩阵输出缓冲器* * PROM Programmable Read-Only Memory是一种一次性可是一种一次性可编程只读存储器，可由用户本人将编写的程序写入存储器，即一编程只读存储器，可由用户本人将编写的程序写入存储器，即一次性写入信息。信息写入后只能读出，不能修正。次性写入信息。信息写入后只能读出，不能修正。 PROM常采用二极管或三极管做根本存储电路，熔丝形状决议单常采用二极管或三极管做根本存储电路，熔丝形状决议单元内容。元内容。 二极管、三极管二极管、三极管PROM单元，熔丝完好

46、内容为单元，熔丝完好内容为1，烧断为，烧断为0 MOS管管PROM单元，熔丝完好内容为单元，熔丝完好内容为0，烧断为，烧断为1。 位线位线字线字线位线位线字线字线Vcc位线位线字线字线 PROM在出厂时，三极管阵列的熔丝均为完好形在出厂时，三极管阵列的熔丝均为完好形状，相当于一切根本存储电路的存储数据为状，相当于一切根本存储电路的存储数据为“1。 写入数据的过程实践上就是将相应的根本存储电写入数据的过程实践上就是将相应的根本存储电路由路由“1变变“0的过程。的过程。位线位线字线字线Vcc 当用户写入数据时，经过编程地址选当用户写入数据时，经过编程地址选中相应的字线，使之变为高电平。假中相应的字

47、线，使之变为高电平。假设在某位写设在某位写“0，写入逻辑使相应，写入逻辑使相应的位线呈低电平，三极管导通，较大的位线呈低电平，三极管导通，较大的电流将熔丝烧断，即存入的电流将熔丝烧断，即存入“0。显然，熔丝一旦烧断，就无法复原，显然，熔丝一旦烧断，就无法复原，因此这种因此这种PROM只能一次性被编程。只能一次性被编程。 * * 读操作：读操作： 选中的字线变为高电平。假设熔丝完好，选中的字线变为高电平。假设熔丝完好，那么在位线输出数据那么在位线输出数据“1；假设熔丝已；假设熔丝已烧断，那么在位线输出烧断，那么在位线输出“0。 PROM的优点：是可实现由用户一次性编的优点：是可实现由用户一次性编

48、程，程， 缺陷：是程序写入后不能修正，一旦写错，缺陷：是程序写入后不能修正，一旦写错，整个芯片报废。整个芯片报废。 位线位线字线字线Vcc* * EPROM是一种光可擦除、可编程只读存储器，可是一种光可擦除、可编程只读存储器，可进展多次改写。运用时可经过紫外线照射将进展多次改写。运用时可经过紫外线照射将EPROM存储的内容擦除，然后用编程器写入新的存储的内容擦除，然后用编程器写入新的信息。在奔腾信息。在奔腾代以前的计算机中用来存储代以前的计算机中用来存储BIOS程序的程序的ROM就是采用这种芯片。就是采用这种芯片。 V2V1VCCV3FAMOSD S字线位线存储电路构造图存储电路构造图存储器外

49、形存储器外形.EPROM EPROM 存储器存储器* * 图图8.2.5为为EPROM的根本存储电路。图中的根本存储电路。图中V1相当于负载相当于负载电阻，电阻，V3是浮栅雪崩注入式是浮栅雪崩注入式MOS管管FAMOS管。这种管。这种FAMOS管的栅极被二氧化硅绝缘层包围，对外无引出线而管的栅极被二氧化硅绝缘层包围，对外无引出线而处于悬浮形状，故称为处于悬浮形状，故称为“浮栅。芯片出厂时未编程形浮栅。芯片出厂时未编程形状，一切浮栅管都处于截止形状。由于位线可经过状，一切浮栅管都处于截止形状。由于位线可经过V1接接电源，位线处于高电平，故各个存储电路相当于存电源，位线处于高电平，故各个存储电路相

50、当于存“1。因此写数据的过程，实践上就是将相应的根本存储电路由因此写数据的过程，实践上就是将相应的根本存储电路由“1变变“0的过程。的过程。 写写“0时，可将时，可将FAMOS管管V3的漏极的漏极D接上高于正常任务电接上高于正常任务电压压+5V的的+25V电压，那么漏、源极间的导电沟道会呵斥电压，那么漏、源极间的导电沟道会呵斥雪崩击穿，使浮栅极积累电荷，雪崩击穿，使浮栅极积累电荷，FAMOS管导通。由于浮栅管导通。由于浮栅极电荷无放电回路，因此极电荷无放电回路，因此FAMOS管总处于导通形状。当字管总处于导通形状。当字线被选中时，字线变为高电平，使线被选中时，字线变为高电平，使V2导通，由于导

51、通，由于V3也导通，也导通，故位线变为低电平，即该存储电路存故位线变为低电平，即该存储电路存“0。* * V2V1VCCV3FAMOSD S字线位线(a) 存储电路结构图(b) 存储器外形图8.2.5 EPROM存储器 擦除数据时，可用公用的紫外线灯照射擦除数据时，可用公用的紫外线灯照射EPROM的石英窗口，的石英窗口，约约20分钟即可将分钟即可将FAMOS管浮栅中的电荷消除，恢复到产品出厂管浮栅中的电荷消除，恢复到产品出厂时的全时的全“1形状，以后可再次写入信息。写好的芯片在正常运形状，以后可再次写入信息。写好的芯片在正常运用时，要用黑胶带将石英窗口贴上，以防紫外线照射误擦信息。用时，要用黑

52、胶带将石英窗口贴上，以防紫外线照射误擦信息。这种这种EPROM内的数据可坚持内的数据可坚持10年以上。年以上。 EPROM的种类较多，如的种类较多，如ATMEL公司的公司的AT27BV010，存储容，存储容量量1MB；AT27BV020，存储容量，存储容量2MB；AT27BV4096，存储容，存储容量量4MB。 EPROM的优点是可多次擦除、重新编程运用，缺陷是只能整的优点是可多次擦除、重新编程运用，缺陷是只能整片擦除，不能按单元擦除，且擦除时需将芯片从线路板上取下，片擦除，不能按单元擦除，且擦除时需将芯片从线路板上取下，擦除后，再用公用编程器写入数据。擦除后，再用公用编程器写入数据。* *

53、EPROM虽然可多次擦除、重新编程运用，但芯片写入时，即使只写错一位，也必需将整个芯片擦掉重写。且擦除时需求公用紫外线灯照射，这在实践运用中是非常不方便的。而在实践运用中，往往只需求改写几个字节的内容即可。因此，多数情况下需求以字节为单位擦写。 EEPROMElectrically Erasable Programmable Read-Only Memory)是近年来被广泛采用的一种可用电擦除、可编程的只读存储器。其主要特点是能进展在线读写、擦除、更改，不需求公用擦除设备，且擦除、读写速度比PROM快得多。它既能象RAM那样随机地进展读写，又能象ROM那样在断电的情况下保管数据，且容量大、体积

54、小，运用简单可靠。 EEPROM的擦除只需求厂商提供的公用刷新程序，就可轻而易举地改写内容，不用将资料全部删除才干写入，而且是以Byte为最小修正单位。EEPROM在写入数据时，仍要利用一定的编程电压，它属于双电压芯片。 借助EEPROM芯片的双电压特性，可广泛运用于计算机主板的BIOS ROM芯片，可使BIOS具有良好的防毒才干。在晋级时，把跳线开关拨至“ON的位置，即给芯片加上相应的编程电压，；平常运用时，那么把跳线开关拨至“OFF的位置，可防止CIH类的病毒对BIOS芯片的非法修正。至今仍有不少主板采用EEPROM作为BIOS芯片。 EEPROM除广泛运用于计算机主板外，还广泛运用于手机

55、、单片机、家用电器、汽车电子等众多领域。如如今的电视机遥控系统中用来存放频道信息的存储器AT24C04就是采用EEPROM，其存储容量达4KB。 EEPROM的种类较多，如ATMEL公司的AT24C04，存储容量4KB；AT24C08，存储容量8KB；AT24C1024，存储容量1024KB。* * Flash ROM是在EPROM和EEPROM技术根底上开展的一种新型半导体存储器。既有EPROM价钱廉价、集成度高的优点，又有EEPROM的电可擦除、可重写性和非易失性。其擦除、重写速度快。传统的EEPROM芯片只能按字节擦除，而Flash ROM每次可擦除一块或整个芯片。块的大小视消费厂商的不

56、同而有所不同。Flash ROM的读和写操作都是在单电压下进展，属于真正的单电压芯片。 Flash ROM的任务速度大大快于传统EPROM芯片。一片1MB的闪速存储芯片，其擦除、重写时间小于5秒，比普通的EPROM要快得多。Flash ROM的存储容量普遍大于EPROM ，如今已做到1GB。寿命长，废品Flash ROM芯片可反复擦除百万次以上。数据保管时间至少20年。读取速度快，读取时间小于90nS。如今我们常用的优盘、MP3以及计算机内部的BIOS芯片、显示器的缓存都采用Flash ROM芯片。 Flash ROM的种类较多，如ATMEL公司的AT29BV010A，存储容量1MB；AT29

57、BV020，存储容量2MB；AT29BV040A，存储容量4MB。* *NoImage 地址译码器W0W1W2W3W4W5W6W7A（A2）B（A1）C（A0）（D1）（D0）Y2Y1图8.2.6 用ROM实现的逻辑阵列 ROM广泛运用于计算机、电子仪器、电子丈量设备和数控电路，其详细运用有专门的教材进展论述，这里仅引见用ROM在数字逻辑电路中的运用。 分析ROM的任务原理可知，ROM中的地址译码器可产生地址变量的全部最小项，可以实现地址变量的与运算，即字线W与地址变量A0A1存在与逻辑关系，而ROM中的存储矩阵可实现有关最小项的或运算，即输出数据D与地址变量的有关最小项存在或逻辑关系。由于任

58、何组合逻辑函数都可变换为规范与或表达式。因此，从实际上说，利用ROM可以实现任何组合逻辑函数。 【例8.2.1】用ROM实现以下函数。 Y1=AB+BC ， Y2= AB+BC 解：1将函数转化为规范与或式。 Y1=m(3,6,7) ， Y2=m(1,4,5) 2画出用ROM实现的逻辑阵列图8.2.6。* * 1.字数的扩展 当一片RAM芯片的位数够用而字数不够用时，可以采取字扩展的方式。图8.3.6是采用2片Intel61162K8位扩展成一个4 K8位RAM的接线图。 图8.3.6 RAM的字扩展方式D7D6D5D4 D3D2 D1 D0A0 A1 A10WECS6116(1)D7D6D5

59、D4 D3D2 D1 D0A0 A1 A10WECS6116(2)1 D7D6D5D4D3D2D0D1WR/A11A1A0A10* * 2.位数的扩展 当一片RAM的字数够用而位数不够用时，应采取位数扩展的方法。图8.3.7是采用2片21141K4位扩展成一个1K8位的RAM的接线图。 从图中可以看出，位数扩展的方法非常简单，只需将各片RAM的地址输入端、读写控制端、片选信号端分别并联即可。图8.3.7 RAM的位扩展方式I/O1 I/O2I/O3I/O4A0 A1 A9 WECS2114 (1)A0 A1 A9 WECS2114 (2) CSWR/A9A1A0I/O1 I/O2I/O3I/O

60、4I/O1 I/O2I/O3I/O4I/O1 I/O2I/O3I/O4* *X0X1X2X318 根列选择线 Y0 Y1 Y732根行选择线容量为2564 RAM的存储矩阵存储单元1024个存储单元排成32行32列的矩阵每根行选择线选择一行每根列选择线选择一个字列Y11，X21，位于X2和Y1交叉处的字单元可以进展读出或写入操作，而其他任何字单元都不会被选中。* *地址的选择经过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。A0A1A2A3A4X0X1X2X31A5 A6 A7Y0 Y1 Y7行译码器列 译 码 器2564 RAM存储矩阵中