PCI总线规范学习教案

1、会计学1PCI总线总线(zn xin)规范规范第一页，共94页。总线的定义与特点n二、PCI总线命令和操作n三、PCI总线仲裁n四、PCI总线电气规范n五、Compact PCIn第二部分PCI总线应用示例n一、PCI接口(ji ku)实现方案n二、PCI接口(ji ku)芯片PCI9054和数据采集卡设计n三、PCI驱动程序第1页/共93页第二页，共94页。发展历史(lsh)n3、PCI总线特点n4、PCI总线定义第2页/共93页第三页，共94页。第3页/共93页第四页，共94页。第4页/共93页第五页，共94页。第5页/共93页第六页，共94页。第6页/共93页第七页，共94页。是负责I/

2、O接口等一些外设接口的控制、IDE设备的控制及附加(fji)功能等等。常见的有VIA的8235、8237等。n北桥芯片主要负责CPU与内存之间的数据交换，并控制AGP、PCI数据在其内部的传输，是主板性能的主要决定因素。随着芯片的集成度越来越高，CPU也集成了不少其它功能。如：Althon64内部整合了内存控制器。第7页/共93页第八页，共94页。总线是计算机各部件之间进行信息传输的公共通道，根据信号类型的不同，微型计算机的总线一般分为数据总线(Data Bus)、地址总线(Address Bus)和控制总线(Control Bus)三种。第8页/共93页第九页，共94页。的延伸路线，与处理器

3、同步操作。设备如果直接挂到局部总线上，就能以CPU的速度运行，由于局部总线具有极高的数据传输率，因此(ync)，它在CPU与高速缓冲存储器(Cache)、CPU与高速图形卡等需要高速传输信息的场合得到了广泛的应用。nPCI即属于局部总线；nPCI Local Bus Specification 2.3第9页/共93页第十页，共94页。总线(znxin)nMCA总线(znxin)nEISA总线(znxin)nVESA（VL）局部总线(znxin)nPCI局部总线(znxin)第10页/共93页第十一页，共94页。ry Standard Architecture)总线是IBM公司八十年代为IBM-

4、PC/AT机设计的，又称AT总线，用于AT机主板和各接口电路板的连接。ISA总线是16位数据线、24位地址(dzh)线，工作频率为8MHz，数据传输率为8MB/S。第11页/共93页第十二页，共94页。CA（Micro Channel Architecture即微通道总线(znxin)结构）总线(znxin)是IBM公司专为其PS2系统（使用各种Intel处理器芯片的个人计算机系统）开发的总线(znxin)结构，该总线(znxin)的总线(znxin)宽度是32位，最高总线(znxin)频率为10MHz。第12页/共93页第十三页，共94页。ended Industry Standard Ar

5、chitecture即扩展工业标准结构总线）是为32位中央处理器（386、486、586等等）设计的总线扩展工业标准，EISA总线除包括ISA总线的所有性能(xngnng)外，并把总线宽度从16位扩展到32位，是ISA总线的扩展。第13页/共93页第十四页，共94页。SA（Video Electronics Standards Association即视频电子标准协会）总线是VESA组织（1992年由IBM、Compaq等发起，有120多家公司参加）按局部(jb)总线（Local Bus）标准设计的一种开放性总线，简称为VL总线。VESA总线的总线宽度是32位，最高总线频率为66MHz。第14

6、页/共93页第十五页，共94页。rated Graphics Port）即高速图形(txng)接口，专用于连接主板上的控制芯片和AGP显示适配卡，是为提高视频带宽而设计的总线规范。第15页/共93页第十六页，共94页。al Serial Bus即通用(tngyng)串行总线）是一种简单实用的计算机外部设备接口标准。第16页/共93页第十七页，共94页。heral Component Interconnect即连接(linji)外部设备的计算机内部总线）总线是一种高性能的32位/64位地址数据复用的高速外围设备接口局部总线。第17页/共93页第十八页，共94页。构服务器中PCI总线的瓶颈问题，C

7、ompaq、IBM和HP公司决定加快加宽PCI芯片组的时钟速率和数据传输速率，使其分别达到133MHz和1GB/S。利用对等PCI技术和Intel公司的快速芯片作为(zuwi)智能I/O电路的协处理器来构建系统，这种新的总线称为PCI-X。第18页/共93页第十九页，共94页。比较第19页/共93页第二十页，共94页。第20页/共93页第二十一页，共94页。局部总线是一种具有多路地址线和数据线的高性能的32/64位总线。它在高度集成的外围控制器件、外围插件板和处理器/存储器之间作为互连机构应用(yngyng)。n目前应用(yngyng)的PCI局部总线规范版包括PCI局部总线部件和扩展板的协议

8、、电气、机械和配置规范，并规定了PCI的硬件环境。第21页/共93页第二十二页，共94页。作-PIO第22页/共93页第二十三页，共94页。操作-DMA第23页/共93页第二十四页，共94页。特点n多总线(znxin)主控方式n在PCI总线(znxin)上可以存在多个具有总线(znxin)控制能力的主控设备。当一个具有总线(znxin)控制接管能力的外围设备有任务处理需暂时接管总线(znxin)时，可以向PCI总线(znxin)申请总线(znxin)并经响应后接管总线(znxin)，以加速执行高吞吐量、高优先级的任务。n独立于处理器nPCI总线(znxin)通过CPU局部总线(znxin)到P

9、CI总线(znxin)之间的桥接器形成了一种独特的中间缓冲器设计方式，它将中央处理子系统与外围设备分开，使PCI总线(znxin)具有独立于处理器的结构特点。用户可以随意增添外围设备，以扩展计算机系统而不必担心在不同频率下会导致系统性能的降低。第24页/共93页第二十五页，共94页。ST）nPCI总线的数据传输是一种包含一个地址段，后面(hu mian)跟着两个或两个以上数据段的数据传输方式，突发传输模式可确保总线不断满载数据，使PCI总线达到其峰值速度。n同步总线操作nPCI总线是一种同步总线，总线上除中断等少数几个信号外全部与总线时钟的上升沿同步。PCI总线时钟范围可以很宽，由主板决定，一

10、般为33MHz。为了使总线适应各种速度接口设备的要求，总线可以有多种方式申请等待周期，使PCI总线在接口设计和应用上更加灵活。第25页/共93页第二十六页，共94页。I总线不只为标准的桌面电脑提供合理的局部总线设计，同时也适用于便携式电脑和服务器。n自动(zdng)配置nPCI总线标准为PCI接口提供了一套完整的自动(zdng)配置功能，使PCI接口所需要的各种硬件资源如中断、内存、FO地址等通过即插即用的BIOS在系统启动时进行自动(zdng)配置，达到对计算机资源的优化使用和合理配置，从而使PCI接口达到真正的即插即用，使接口的设计和应用更加简单容易。第26页/共93页第二十七页，共94页

11、。于ISA总线，PCI总线没有(mi yu)专门的读、写控制线，总线的操作状态即总线命令由4根信号线表示，最多可表示16中操作。n地址、数据总线复用nPCI总线上的地址总线和数据总线是分时复用的。在每个总线操作的第一个周期传送地址，然后接着传送数据。PCI总线通过这种方式达到在总线规模最小的前提下性能价格比最高的目的。第27页/共93页第二十八页，共94页。处理器，为PCI局部总线设计的器件是针对PCI，而不是针对处理器的，因此设备(shbi)的设计独立于处理器的升级。n(2)每个PCI局部总线支持约80个PCI功能，一个典型的PCI支持约10个电气负载，每一个设备(shbi)对于总线来说就是

12、一个负载，因此，每一个设备(shbi)可以包括8个PCI功能。n(3)低功耗，PCI技术规范的主要设计目标就是实现电流尽可能小的系统设计。第28页/共93页第二十九页，共94页。第29页/共93页第三十页，共94页。目标时，在33MHz总线速度下，访问时间只需要60ns。(9)并行总线操作，桥支持完全(wnqun)总线并行操作，与处理器总线、PCI局部总线和扩展总线同步使用。(10)总线主设备支持:全面支持PCI局部总线主设备，允许同级PCI局部总线访问和通过PCIPCI桥与扩展总线桥访问主存储器和扩展总线设备。(11)隐式总线仲裁:PCI局部总线仲裁能够在另一个总线主设备正在PCI局部总线上

13、执行传送时发生。第30页/共93页第三十一页，共94页。I从设备只需要47个引脚，而主设备只需要49个引脚。n(13)交易完整性校验，在地址、命令、数据周期上进行奇偶校验。n(14)3类地址空间，即指存储器、I/O和配置空间。n(15)自动配置。n(16)插入卡，规范包括(boku)PCI连接器和插入卡的定义。第31页/共93页第三十二页，共94页。第32页/共93页第三十三页，共94页。tor, Master）n拥有(yngyu)总线控制权n发起数据传输n从设备（slave，target）n又称目标设备n被主设备选中用来进行通信的设备第33页/共93页第三十四页，共94页。据期，AD70为最

14、低字节，AD3124为最高字节，在数据传输期间内IRDY#和TRDY#应该同时有效。nC/BE30：总线命令和字节使能多路复用信号。n在地址期中(q zhn)，传输的是总线命令。在数据期内传输的是字节使能信号。第34页/共93页第三十五页，共94页。arity is even parity across AD31:00 and C/BE3:0#.Parity generation is required by all PCI agents第35页/共93页第三十六页，共94页。(zhuq)信号。由当前主设备驱动，表示当前主设备一次交易的开始和持续时间。nIRDY#：n主设备准备好信号。由当前主

15、设备（交易的启动方）驱动，信号的有效表明发起本次传输的设备能够完成交易的当前数据期。nTRDY#：n目标设备准备好信号。由当前被寻址的目标驱动，信号有效表示目标设备已经做好了完成当前数据传输的准备工作。第36页/共93页第三十七页，共94页。示目标设备要求主设备终止当前的数据传输。nLOCK#：n锁定信号。信号有效时，表示一个对桥的原始操作(cozu)可能需要多个传输才能完成。nIDSEL：n设备选择信号。信号有效时，表示驱动它的设备成为当前交易的目标设备。第37页/共93页第三十八页，共94页。校验错误报告信号。n只报告除特殊周期之外的所有(suyu)PCI交易期间的数据奇偶错误。其中数据奇

16、偶错误的产生对于在AD总线上驱动地址和数据信息的所有(suyu)PCI设备都是强制性的。nSERR#：系统错误报告信号。n是报告地址奇偶、特殊周期命令的数据奇偶错误以及其它可能引起灾难性后果的系统错误。第38页/共93页第三十九页，共94页。i)具有）nREQ#：总线占用请求信号。n信号一旦有效表明驱动它的设备(shbi)向仲裁器要求使用总线，是一个点到点的信号线。nGNT#：总线占用允许信号。n用来向申请占用总线的设备(shbi)表示其请求已经获得批准，也是一个点到点的信号线。第39页/共93页第四十页，共94页。CI输入信号的时钟。n其频率范围为033MHz或066MHz，这一频率称为(c

17、hnwi)PCI的工作频率，对于PCI信号，除RST#、INTA#、INTB#、INTC#、INTD#之外，其余信号都是在CLK的上升沿进行采样的。nRST#：复位信号。n用来使PCI专用的特性寄存器、配置寄存器等恢复到规定的初始状态。至于复位后如何变化不属于PCI规范的范围。n复位时，PCI的全部输出一般都驱动到第三态。REQ#和GNT#必须同时驱动到第三态，不能在复位期间为高或为低。第40页/共93页第四十一页，共94页。总线中共有四条中断线，分别为INTA#、INTB#、INTC#、INTD#，其作用是用以请求一个中断。但是INTB#、INTC#、INTD#只能用于多功能的PCI卡申请中

18、断时使用。n中断功能是可选设置，电平触发，开漏极第41页/共93页第四十二页，共94页。存在信号。n由插件板提供的信号，用来指出PCI插卡上是否(sh fu)存在一个插件板，如果存在就为它提供电流。nCLKRUN#：时钟运行信号。n可选信号，作为设备的输入信号，用来确定CLK的状态。第42页/共93页第四十三页，共94页。和数据多路复用线。n在地址周期，如果使用了DAC命令且REQ64#有效时，这32条线上含有64位地址的高32位，否则是保留信号；在数据周期，当REQ64#和ACK64#同时有效时，这32条线上含有高32位数据。nC/BE74：扩展总线命令和字节使能多路复用信号线。nREQ64

19、#：64位传输请求信号n由当前主设备驱动，表示本设备要求采用64位通路传输数据。nACK64#：64位传输认可。n表明从设备将用64位进行传输。nPAR64#：奇偶(q u)双字节校验。第43页/共93页第四十四页，共94页。n)命令n2、PCI总线(znxin)操作时序第44页/共93页第四十五页，共94页。来规定主从设备(shbi)之间的传输类型的，它出现于地址周期的C/BE30线上。当一个主设备(shbi)获得总线的拥有权时，它就可以启动下表中的任何一种交易类型。在一个交易的地址周期，命令/字节使能总线C/BE30用于表明交易命令和类型。第45页/共93页第四十六页，共94页。第46页/

20、共93页第四十七页，共94页。第47页/共93页第四十八页，共94页。第48页/共93页第四十九页，共94页。第49页/共93页第五十页，共94页。第50页/共93页第五十一页，共94页。第51页/共93页第五十二页，共94页。突发传输，包括一个地址周期和若干个数据周期。n(2)除RST#，INTA#INTD#之外的所有(suyu)信号都是在PCI总线时钟上升沿被采样。n(3)PCI总线上所有(suyu)的数据传输基本上都是由三条信号线控制，即FRAME#、IRDY#和TRDY#。第52页/共93页第五十三页，共94页。时，接口(ji ku)处于空闲状态。在FRAME#信号建立之后的第一个时钟

21、前沿是地址期，在这个时钟前沿上传地址和总线命令，下一时钟前沿开始一个或若干个数据周期。只有当IRDY#和TRDY#都有效的时钟沿才能进行一次数据传输.n(5)无论是主设备还是目标设备，一旦承诺了数据传输，就必须将本次传输完成。n(6)FRAME#撤销而IRDY#建立，表示主设备准备好了最后一次数据传输，等到目标设备发出了TRDY#信号，就标志着最后一次传输的完成。第53页/共93页第五十四页，共94页。(hi shi)从设备都可以提出终止PCI局部总线交易的要求，但是双方都没权单方面的实施交易终止的工作，需要相互配合，传输的最终停止控制要由主设备完成，这是因为交易的结束必须满足系统的要求并且应

22、该是有秩序的，而这只有主设备才能做到。同时交易的结束标志是FRAME#信号和IRDY#信号均已撤消而进入总线空闲状态第54页/共93页第五十五页，共94页。撤消FRAME#信号并建立IRDY#信号来提出终止请求的。这样做的目的是为了告诉目标设备，现在(xinzi)已经进入最后数据周期了，此后IRDY#一直保持有效，直到TRDY#信号出现，即开始完成最后一次数据传送，传输结束后将进入总线空闲状态。第55页/共93页第五十六页，共94页。的终止n在大多数情况下，目标(mbio)设备能够发出或者接收主设备请求的数据直到主设备终止交易。但是，当目标(mbio)设备不能完成请求时，它可以用STOP#信号

23、发起交易终止。目标(mbio)设备用STOP#信号和其它信号的不同组合来向主设备表明导致终止的情况。第56页/共93页第五十七页，共94页。ce the PCI Bus accommodates multiple masters any of which could request the use of the bus at any time there must be a mechanism that allocates use of bus resources in a reasonable way and resolves conflicts among multiple masters

24、 wishing to use the bus simultaneously. Fundamentally, this is called bus arbitration.第57页/共93页第五十八页，共94页。第58页/共93页第五十九页，共94页。第59页/共93页第六十页，共94页。于访问的而不是基于时间的，总线管理必须为总线上的每一个(y )访问进行仲裁，即一个(y )总线主设备要想在总线上进行访问，就必须提出仲裁要求，每个主设备都有自己的REQ#请求信号线和GNT#批准信号线，要想得到总线的控制权，必须履行相应的请求。nPCI局部总线仲裁主要利用REQ#和GNT#两个信号线实现，前者

25、用于某一设备占用总线的请求，后者用于允许某一设备占用总线的应答信号。第60页/共93页第六十一页，共94页。对总线所有权提出申请的设备必须具备立刻开始总线周期的能力。如果被授予总线所有权后(GNT#有效)，主设备不能开始总线操作，它应放弃所有权，而由中央仲裁器重新仲裁，如果该设备不放弃所有权，且在第16个CLK周期仍不能开始操作，中央仲裁器则认为该主设备为“死设备”，以后(yhu)不再授予其总线所有权。n(2)被授予总线所有权的主设备应在8个CLK(推荐为2-3个)周期内，驱动AD310信号线和C/BE30信号线至稳定电平；在9个CLK(推荐为3-4个)周期内驱动PAR信号至确定电平。第61页

26、/共93页第六十二页，共94页。裁器想把总线所有权转交给另外一个主设备，它将置当前设备的GNT#无效，此时有二种情况:n当前主设备正在(zhngzi)进行操作(FRAME#有效)，那么在当前主设备完成操作后，交回总线所有权。n当前主设备处于空闲期(FRAME#和IRDY#均无效)，它将立刻交回所有权。n(4)PCI主设备可在任何需要时刻对总线提出申请，REQ#有效后，也可以在任何时刻撤回申请。但在一个操作周期如果发生重试、断开、目标设备故障引起的操作中止，REQ#必须置为无效。n(5)若总线不是空闲状态，一个主设备的GNT#无效和下一个主设备的GNT#有效之间至少应有一个CLK周期，否则会在A

27、D和PAR信号线上出现时序冲突。第62页/共93页第六十三页，共94页。现不必占用PCI总线周期。但是，如果在总线空闲期，就不一定采用隐含方式了。n在任意时刻，可能有一个或多个(du )PCI局部总线主设备要求使用PCI局部总线，以将数据传送给另一个PCI设备。每一个发出请求的主设备使其REQ#信号有效（低电平），通知总线仲裁器它正在请求使用总线。所以中心仲裁机构必须实现一定的特殊算法，因为它是最坏情况下的仲裁基础，通常采用轮转优先级等仲裁算法。在实施中，系统设计者可以选择或修改算法。第63页/共93页第六十四页，共94页。ng)和电平转换n2、PCI总线对负载的要求n3、PCI插卡设计n4、

28、PCI即插即用第64页/共93页第六十五页，共94页。提供了5V和两种信号环境，二者不能混合使用(shyng)，即对某一PCI总线系统，所有器件必须使用(shyng)同一信号规则。但是，通过设计是可以使5V的元件工作于的信号环境的，反之亦然。元件可以混合使用(shyng)，但信号环境必须是5V或中的一个。n66MHz PCI只能用信号。第65页/共93页第六十六页，共94页。第66页/共93页第六十七页，共94页。输通过反射波实现。n当总线驱动器驱动某一信号时往往只将信号电平驱动到实际所需电平的一半，信号传送到终点时反射回来，从而使得信号电平加倍，达到驱动所需的电平。当总线工作于33MHz时，

29、信号往返的时间不得超过(chogu)10ns，这种信号传输要求驱动器的输出阻抗与被驱动总线的特性阻抗相匹配。第67页/共93页第六十八页，共94页。s is a non-terminated transmission line, which causes signals to reflect over the length of the trace.nValid voltage levels are obtained after one reflection; this reduces the cost of PCI by not requiring high-powered output d

30、rivers.第68页/共93页第六十九页，共94页。第69页/共93页第七十页，共94页。on card connector第70页/共93页第七十一页，共94页。on card connector第71页/共93页第七十二页，共94页。上允许最多10个电气负载。n主板作为1个负载。n每条插槽算作两个负责。n多数主板上具有(jyu)两个PCI设备，因此PC机主板上通常只允许4个插卡。n超出以上限制的设计都需要一个PCIPCI桥来保证系统的可靠性。第72页/共93页第七十三页，共94页。第73页/共93页第七十四页，共94页。gthn All 32-bit PCI signals must b

31、e no more than 1.5n All 64-bit ext. signals must be no more than 2.0nClock trace must be exactly 2.5 (0.1)n Routed to only one loadn Needed for clock-skew controlnPCI device requirementsn One pin per signal!n Max input capacitance is 10pF (unless the device is on the motherboard, where 16pF is OK)第7

32、4页/共93页第七十五页，共94页。y Concept第75页/共93页第七十六页，共94页。e in PCI, each PCI device maintains a 256-byteconfiguration spacen The first 64 bytes are predefined in the PCI spec and contain standard informationn The upper 192 bytes may be used to store device specific information第76页/共93页第七十七页，共94页。第77页/共93页第七十八页

33、，共94页。参数第78页/共93页第七十九页，共94页。ROM中，由PCI接口芯片在上电时读入，完成(wn chng)参数的设置，从而实现即插即用。第79页/共93页第八十页，共94页。于“热插拔”第80页/共93页第八十一页，共94页。riationsnAs a well-defined standard, PCI and its various flavors have been widely adopted by many industries that require high-bandwidth data systemsn Industrial computingn Datacom and telecomn Portable systemsn Desktop systems第81页/共93页第八十二页，共94页。ame Protocol ，Different Form Factor)nPMCn PCI in a mezzanine form factornCompact PCIn PCI in a Eurocard (VME-style) form factorn Used as a passive backplanen Used in