杭电计组实验3-多功能ALU设计实验

1、杭州电子科技大学计算机学院实验报告实验项目：课程名称：计算机组成原理与系统结构课程设计姓名：学号：同组姓名：学号:实验位置(机号)：实验日期：指导教师：实验 内容(算 法、程 序、 步骤 和方 法)一、实验目的(1) 学习多功能alu的工作原理，掌握运算器的设计方法。(2) 掌握运用verilog hdl进行数据流描述与建模的技巧和方法，掌握运算器的设计方 法。二、实验仪器ise工具软件三、步骤、方法(1) 启动xilinx ise软件，选择file->new project,输入工程名shiyan2,默认选择后，点 击next按钮，确认工程信息后点击finish按钮，创建一个完整的工程

2、。(2) 在工程管理区的任意位置右击，选择new source命令。弹出new source wizard对 话框,选择verilog modulejf-输入verilog文件名shiyan3,点击next按钮进入下一步，点 击finish完成创建。(3) 编辑程序源代码，然后编译，综合；选择synthesize-xst项中的check syntax右击 选择run命令，并查看rtl视图；如果编译出错，则需要修改程序代码，直至正确。(4) 在工程管理区将view类型设成simulation,在任意位右击，选择new source命 令，选择 verilog test fixture 选项，输入

3、实验名 shiyan3_testo /x击 next,点、击 finish,完成。 编写激励代码，观察仿真波形，如果验证逻辑冇误，则修改代码，重新编译，仿真，直至 正确。(5) 由于实验三并未链接实验板，所以后面的链接实验板的步骤此处没有。操作 过程 及结果一，操作过程实验过程和描述：module shiyan3(alu_op,ab_sw,of,zf,f);reg 31:0a,b；input 2:0alu_op;input 2:0ab_sw;wire of;reg zf;reg 31:0f;output of;output zf;output f;reg c32;always(*)beginc

4、ase(ab sw)3'booo: begin a=32,hoooo_oooo; b=32'hoo()()_oo()(); end 3*5001: begin a=32,h0000_0003; b=32*h0000_0607; end 3'b010: begin a=32,h8000_0000; b二32'h8000_0000; end 3'b011: begin a二32'h7fff_ffff; b二32'h7fff_ffff; end 3*bl00: begin a=32*hffff_ffff; b=32'hffff_ffff

5、; end 3'blol: begin a=32,h8000_(x)00; b=32'hffff_ffff; end 3'bllo: begin a=32'hffff_ffff; b二32'h8000_0000; end 3'blll: begin a=32,hl234_567& b=32'h3333_2222; end default: begin a=32*h9abc_def0; b二32'hl 111_2222; end endcaseendalways(*)begincase(alu_op)3'booo:

6、f<=a&b;3'b()01:f<=a|b;3'b010: f<=aab;3'boh: fv 二 a"b;3'bloo: c32,fv 二 a+b;3'blol: c32,f<=a-b;3'b 11 (): begin if(a<b) f<=32,h()()00_()0() 1; else f<=32,h()00()_(x)00; end 3'bl 11: begin f<=b«a; end default: f<=32,h0000_0000;endcase

7、endalways(*) beginif(f=32,h0000_0000)zf<=1;elsezf<=0;endassign of=c32af31aa31abl31;endmodule 仿真代码 module shiyan3_tcst;/ inputsreg l2:0 alu_op; reg 2:0 ab_sw;/ outputs wire of;wire zf;wire 31:0 f;/ instantiate the unit under test (uut) shiyan3 uut (.alu_op(alu_op), .ab_sw(ab_sw), .of(of),.zf(zf

8、),f(f)initial begin/ initialize inputs alu_op = 0;ab.sw = 0;/ wait 100 ns for global reset to finish #100;/ add stimulus here#100;alu_op = 001; ab_sw = 00l;#100;alu_op = ()1(); ab_sw = 010;#100;alu_op = 011; ab_sw = 011;#100;alu_op = 100;ab_sw = 100;#100;alu_op= 101;ab_sw = 101;#100;alu_op = 110;ab_

9、sw = 110;alu_op = 111;ab_sw = 111;endendmodulertl图shiyan3ab sw(2:0)f(31：0)alu op(2:0)ofzfashiya n3二、结果思考题:(2) 经过分析，该alu不能实现mips核心指令集的所有指令。它还需要：带进位的 加法运算、带进位的减法运算、位清除指令、负数比较、位测试指令、比较指令、相等测 试指令等。(3) 通过本实验，无法得hh sit操作中的“a<b”是对有符号数的比较还是无符号数的 比较，这个结论。若a二32'bo,b二32'bffff_ffff,则所得到的答案是f=oooo_ooo

10、i.这个问题应该再设置一个变量sigctr信号，控制alu是执行“带符号整数比较小于 置于1”还是“无符号数比较小于置1”功能，当sigcti-o,贝9执行“无符号数比较小于 置1”，当sigctr=l,则执行“带符号整数比较小于置1”。(6)在做这个实验的吋候，我遇到的问题是，f的输出是决定着zf的输出，当f全零 时,zf输出1,：否则zf输出0。解决方法:运用if.else根据f的假设值,对zf进行赋值运算。以及八种运算的表示方法不太熟悉进行了查阅实验指导书。在这个多功能alu设计实验中，这个实验做的时候忘记了不需要连实验板，老师验 收的时候说不需要连接实验板，所以临时修改了代码，取消了 led的设宜。后來不知道 怎么回事，怎么看都没有错误，但是就是运行出错。于是就剪切了代码，重新生成了文件, 粘贴后再次运行时结果出其医疗的成功了。总结一下佔计是之前哪里的东西被我删掉了才 导致了错谋。又再次设置了 zf与f以及of的输出。最示验证了仿真波形，实