数字电路与逻辑设计(白静)第4章ppt课件

1、第四章 集成触发器第四章 集成触发器4.1 根本RS触发器4.2 钟控触发器4.3 主从触发器4.4 边沿触发器本章小结习题第四章 集成触发器4.1 根本根本RS触发器触发器根本根本RS触发器是构成其他各种触发器的触发器是构成其他各种触发器的根本单元，又称为置根本单元，又称为置0-置置1触发器，或称为直触发器，或称为直接置位接置位-复位触发器。复位触发器。 它具有置它具有置0、置、置1和坚和坚持三种逻辑功能。持三种逻辑功能。 第四章 集成触发器4.1.1 根本根本RS触发器的电路构造与任务原理触发器的电路构造与任务原理1. 电路构造与任务原理电路构造与任务原理根本根本RS触发器可由两个与非门或

2、两个或非门交叉耦合触发器可由两个与非门或两个或非门交叉耦合组成。组成。 图图4.1(a)是由两个与非门是由两个与非门G1和和G2构成的根本构成的根本RS触发触发器，它有两个输入端器，它有两个输入端(或称鼓励端或称鼓励端)和，两个输出端和，两个输出端Q和。和。 对应的逻辑符号如图对应的逻辑符号如图4.1(b)所示，输入端的小圆圈所示，输入端的小圆圈表示低电平有效。表示低电平有效。 DSDRQ第四章 集成触发器图4.1 用与非门组成的根本RS触发器第四章 集成触发器任务原理： (1) 当=0，=1时，Q=1和=0，触发器置1。(2) 当=1，=0时，Q=0和=1，触发器置0。(3) 当=1，=1时

3、，触发器维持原来的形状不变，原来是1态还是1态，原来是0态仍是0态。(4) 当=0，=0时，Q=1和=1，触发器两输出端均变为1。 这个形状虽然也是一种稳定的形状，但却不是根本RS触发器的正常任务形状。 假设和同时由0变为1，与非门G1和G2的输出端都趋向于变为0。 假设两个门的延迟时间不同，变化快慢也不同，延迟时间小的与非门输出就会先变为0，这个0又经过反响使另一个与非门坚持为1。 这种情况导致触发器最终形状不能确定，使我们无法可靠地确定触发器将变为0态还是1态，这种情况在正常任务时是不允许出现的。 故通常两个输入端和不能同时为0，换句话说，和中至少要有一个为1，它们应满足约束条件1。 DS

4、DRQDSDRQDSDRDSDRDSQDRDSDRDSDRDSDR第四章 集成触发器图4.2(a)是由两个或非门G1和G2构成的根本RS触发器，其逻辑符号如图4.2(b)所示。 图4.2和图4.1所示电路具有一样的逻辑功能和动作特点，不同之处在于两个输入端SD和RD不能同时为1，它们的约束条件为SDRD=0。 读者可本人分析其任务原理。 第四章 集成触发器图4.2 由或非门组成的根本RS触发器第四章 集成触发器2. 电路特点电路特点在根本在根本RS触发器电路中，由于不存在控制信号，输入触发器电路中，由于不存在控制信号，输入信号是直接加到与非门信号是直接加到与非门G1和和G2的输入端的，只需的输

5、入端的，只需 或或 发生变化，都能够导致触发器的输出形状发生变化。发生变化，都能够导致触发器的输出形状发生变化。 这一这一特性称为直接控制，特性称为直接控制， 称为直接置称为直接置1端或置位端或置位(Set)端；端；称为直接置称为直接置0端或复位端或复位(Reset)端，它们均是低电平有效。端，它们均是低电平有效。 根本根本RS触发器的优点是电路构造简单，是构成各种时触发器的优点是电路构造简单，是构成各种时钟触发器的根本电路。钟触发器的根本电路。 缺陷是输出受输入信号直接控制，缺陷是输出受输入信号直接控制，输入信号有变化，输出也随之改动输入信号有变化，输出也随之改动(抗干扰性差抗干扰性差)；输

6、入信号；输入信号之间有约束。之间有约束。 DSDRDSDR第四章 集成触发器4.1.2 逻辑功能描画方法逻辑功能描画方法 触发器的逻辑功能可以用它的形状转移真值表、形状触发器的逻辑功能可以用它的形状转移真值表、形状转移方程、形状转移图、鼓励表以及时序图五种方法来描转移方程、形状转移图、鼓励表以及时序图五种方法来描画。画。 这些描画方法在本质上是一致的，它们之间可以相互这些描画方法在本质上是一致的，它们之间可以相互转换，只需知道其中之一，便可知触发器的逻辑功能，而转换，只需知道其中之一，便可知触发器的逻辑功能，而且可以很方便地得到其他几种描画方法。且可以很方便地得到其他几种描画方法。 本节引见的

7、表示本节引见的表示方法不仅适用于根本方法不仅适用于根本RS触发器，也适用于后述其他各种触触发器，也适用于后述其他各种触发器。发器。 第四章 集成触发器1. 形状转移真值表形状转移真值表(或称形状表、特性表或称形状表、特性表)假设用假设用Qn表示触发器在接纳信号之前所处的形状，称表示触发器在接纳信号之前所处的形状，称为初态或现态，为初态或现态，Qn+1表示触发器在接纳信号之后建立的新表示触发器在接纳信号之后建立的新的稳定输出形状，称为次态，那么将触发器的次态的稳定输出形状，称为次态，那么将触发器的次态Qn+1与与现态现态Qn、输入信号之间的逻辑关系用表格方式表示出来，、输入信号之间的逻辑关系用表

8、格方式表示出来，这种表格就称为形状转移真值表。这种表格就称为形状转移真值表。 它们与组合电路的真值它们与组合电路的真值表类似，不同的是触发器的次态表类似，不同的是触发器的次态Qn+1不仅与输入信号有关，不仅与输入信号有关，还与它的现态还与它的现态Qn有关，这正表达了时序电路的特点。有关，这正表达了时序电路的特点。 根本根本RS触发器的形状转移真值表如表触发器的形状转移真值表如表4.1所示，表所示，表4.2是是它的简化表。它的简化表。 从形状转移真值表中可以清楚地看出触发器从形状转移真值表中可以清楚地看出触发器在不同输入信号下形状转移的规律。在不同输入信号下形状转移的规律。 第四章 集成触发器第

9、四章 集成触发器第四章 集成触发器2. 形状转移方程形状转移方程(或称形状方程、特性方程、次态方程或称形状方程、特性方程、次态方程)描画触发器逻辑功能的函数表达式称为形状转移方程。描画触发器逻辑功能的函数表达式称为形状转移方程。 由表由表4.1画出其卡诺图的方式，如图画出其卡诺图的方式，如图4.3所示，经过化简后可所示，经过化简后可得形状转移方程得形状转移方程(4-1)1DDDD1RSQRSQnn式中的约束条件=1表示和总有一个为1或都为1，或者说和不允许同时为0。 DDRSDRDSDRDS第四章 集成触发器图4.3 根本RS触发器Qn+1的卡诺图第四章 集成触发器3. 形状转移图形状转移图形

10、状转移图是用图形方式来描画触发器的形状转移规形状转移图是用图形方式来描画触发器的形状转移规律。律。 图图4.4为根本为根本RS触发器的形状转移图。触发器的形状转移图。 图中两个圆圈图中两个圆圈分别表示触发器的两个稳定形状：分别表示触发器的两个稳定形状：0态和态和1态；箭头表示在态；箭头表示在输入信号作用下形状转移的方向；箭头旁的标注表示转移输入信号作用下形状转移的方向；箭头旁的标注表示转移条件。条件。 第四章 集成触发器图4.4 根本RS触发器形状转移图第四章 集成触发器4. 鼓励表鼓励表(或称驱动表或称驱动表)将形状转移图中的各种形状转移和所需的输入条件以将形状转移图中的各种形状转移和所需的

11、输入条件以表格的方式表示出来，就得到鼓励表，如表表格的方式表示出来，就得到鼓励表，如表4.3所示。所示。 第四章 集成触发器5. 波形图波形图任务波形图又称时序图，它反映了触发器的输出形状任务波形图又称时序图，它反映了触发器的输出形状随时间和输入信号变化的规律，是实验中可察看到的波形。随时间和输入信号变化的规律，是实验中可察看到的波形。 如图如图4.5所示为根本所示为根本RS触发器的输出触发器的输出Q和的任务波形图，和的任务波形图，其中虚线部分是其中虚线部分是 和和 端的鼓励信号同时由端的鼓励信号同时由0变为变为1时，触时，触发器能够为发器能够为0、也能够为、也能够为1的不确定形状。的不确定形

12、状。 DRDSQ第四章 集成触发器图4.5 根本RS触发器任务波形第四章 集成触发器4.2 钟钟 控控 触触 发发 器器根本根本RS触发器的动作特点是输入信号直接控触发器的动作特点是输入信号直接控制触发器的形状转移。制触发器的形状转移。 在实践运用中，不希望触在实践运用中，不希望触发器的形状随输入信号的变化立刻发生变化，而是发器的形状随输入信号的变化立刻发生变化，而是在一个一致的控制信号下发生形状转移。在一个一致的控制信号下发生形状转移。 这个控这个控制信号称为时钟脉冲制信号称为时钟脉冲(Clock Pulse，CP)，它是一串，它是一串周期性的矩形波。周期性的矩形波。 所谓钟控触发器，是在根

13、本所谓钟控触发器，是在根本RS触发器的根底触发器的根底上添加一个输入控制电路上添加一个输入控制电路(或称触发引导电路或称触发引导电路)，输，输入端运用鼓励输入和时钟脉冲输入。入端运用鼓励输入和时钟脉冲输入。 鼓励输入决鼓励输入决议触发器形状转移，时钟脉冲决议转移时辰。议触发器形状转移，时钟脉冲决议转移时辰。 钟钟控触发器抑制了根本控触发器抑制了根本RS触发器的一些缺乏，因此触发器的一些缺乏，因此出现了钟控出现了钟控RS、钟控、钟控D、钟控、钟控JK、钟控、钟控T等各种逻等各种逻辑功能的触发器，但由于仍存在空翻等问题，其实辑功能的触发器，但由于仍存在空翻等问题，其实践运用价值不大，本节只引见钟控

14、践运用价值不大，本节只引见钟控RS和钟控和钟控D触发触发器。器。 第四章 集成触发器4.2.1 钟控钟控RS触发器触发器1. 电路构造与任务原理电路构造与任务原理钟控钟控RS触发器的电路构造如图触发器的电路构造如图4.6(a)所示。所示。 它是由与它是由与非门非门G1和和G2构成的根本构成的根本RS触发器和由与非门触发器和由与非门G3和和G4构成构成的输入控制电路两部分组成的。的输入控制电路两部分组成的。 其逻辑符号如图其逻辑符号如图4.6(b)所所示，框内的示，框内的C1表示表示CP是编号为是编号为1的一个控制信号。的一个控制信号。 1S和和1R表示受表示受C1控制的两个输入信号，只需在控制

15、的两个输入信号，只需在C1为有效电平为有效电平(C1= 1)时，时，1S和和1R信号才干起作用。信号才干起作用。 框图外部的框图外部的CP输入端处没输入端处没有小圆圈表示以高电平为有效信号；假设有小圆圈，那么有小圆圈表示以高电平为有效信号；假设有小圆圈，那么表示表示CP低电平有效。低电平有效。 第四章 集成触发器图4.6 钟控RS触发器第四章 集成触发器任务原理： (1) 当CP=0时，门G3和G4被封锁，此时不论输入信号R和S如何变化，根本RS触发器输入 和 全为1，从而使触发器形状Q坚持不变。 (2) 当CP=1时，门G3和G4被翻开，输入信号R和S可以使触发器形状发生变化，且与根本RS触

16、发器具有一样的逻辑功能。 此时，。 RRDSSDDSDR第四章 集成触发器2. 逻辑功能逻辑功能(1) 由根本由根本RS触发器的形状转移方程式触发器的形状转移方程式(4-1)，可以得到，可以得到钟控钟控RS触发器的形状转移方程：触发器的形状转移方程：当当CP=1时，时，nQRS (4-2)nnQRSQDD11DDRSRSRS0RS当CP=0时，Qn+1=Qn式中，RS=0为约束条件，表示R和S总有一个为0或都为0，或者说R和S不允许同时为1。 (2) 由形状转移方程可以得到在CP=1时，钟控RS触发器的形状转移真值表4.4、鼓励表4.5及形状转移图4.7。 第四章 集成触发器第四章 集成触发器

17、第四章 集成触发器图4.7 钟控RS触发器形状转移图第四章 集成触发器(3) 任务波形图如图4.8所示。 图4.8 钟控RS触发器任务波形第四章 集成触发器波形图4.8中虚线部分是由于输入信号R、S同时由1变为0时，和同时由0变为1，结果使触发器的输出Q和形状不确定。 3. 电路特点钟控RS触发器的优点是处理了根本RS触发器的直接触发问题，缺陷是对鼓励信号的取值仍有限制，不允许S、R同时为1，否那么会使逻辑形状发生混乱。 DRDSQ第四章 集成触发器4.2.2 钟控钟控D触发器触发器钟控钟控D触发器的电路构造如图触发器的电路构造如图4.9(a)所示。所示。 由图可知，由图可知，它是把钟控它是把

18、钟控RS触发器的触发器的S端改为端改为D端，端，R端的信号由端的信号由D端经端经与非门与非门G3反相后引入，这样就构成了钟控反相后引入，这样就构成了钟控D触发器。触发器。 其逻其逻辑符号如图辑符号如图4.9(b)所示。所示。 第四章 集成触发器图4.9 钟控D触发器第四章 集成触发器由图4.9(a)可知： (1) 当CP=0时，门G3和G4被封锁，和全为1，触发器形状Q维持不变。 (2) 当CP=1时，门G3和G4被翻开，=D，触发器形状将发生转移。 由根本RS触发器的形状转移方程式(4-1)，可以得到钟控D触发器的形状转移方程：当CP=1时，DRDSDSDDR(4-3)nnQRSQDD1DD

19、QDn11DDDDRS第四章 集成触发器当CP=0时，Qn+1=Qn式中，由于和恰好互补，约束条件一直满足，该触发器处理了R、S之间有约束的问题。 由形状转移方程式(4-3)可以得到在CP=1时，钟控D触发器的形状转移真值表4.6、 鼓励表4.7及形状转移图4.10。 DRDS第四章 集成触发器第四章 集成触发器图4.10 钟控D触发器形状转移图第四章 集成触发器由于D触发器的下一个形状一直和D输入一致，因此，又称D触发器为D锁存器或延迟触发器。 D触发器没有输出不确定的情况，因此输入信号不受限制，而且数据输入端只需一个，可以方便地锁存1位二进制数。 第四章 集成触发器4.2.3 钟控触发方式

20、的空翻景象钟控触发方式的空翻景象钟控触发方式即电位钟控触发方式即电位(或电平或电平)触发方式，其任务特性是：触发方式，其任务特性是：当时钟控制信号在某一种电平值期间当时钟控制信号在某一种电平值期间(上述钟控触发器中，上述钟控触发器中，CP=0)时，触发器不接受输入鼓励信号，形状坚持不变，此时，触发器不接受输入鼓励信号，形状坚持不变，此时称时钟信号无效；当时钟控制信号在另外一种电平值期时称时钟信号无效；当时钟控制信号在另外一种电平值期间间(上述钟控触发器中，上述钟控触发器中，CP=1)时，触发器接受输入鼓励信时，触发器接受输入鼓励信号，形状发生转移，此时称时钟信号有效。号，形状发生转移，此时称时

21、钟信号有效。 这种电位触发方式部分处理了直接控制问题，但会产这种电位触发方式部分处理了直接控制问题，但会产生多次空翻景象。生多次空翻景象。 第四章 集成触发器所谓空翻，就是在有效的时钟电平(CP=1或0)期间，输入信号有多次变化时，触发器的形状发生了两次或两次以上变化的景象。 空翻景象的发生阐明触发器形状改动曾经不能严厉地按时钟脉冲的节拍进展，对触发器来说，空翻意味着失控，空翻景象是时序逻辑电路的一种险象。 为了防止空翻，保证每来一个CP脉冲触发器仅发生一次翻转，必需严厉限制CP的脉宽，普通约限制在三个门的传输延迟时间和之内，显然，这种要求是极为苛刻的。 另外，运用钟控触发器时，应把数据输入信

22、号的变化安排在CP的无效电平期间，而在CP的有效电平期间坚持不变。 当然，还可以采用目前运用较多、性能较好的其他电路构造的触发器。 第四章 集成触发器4.3 主主 从从 触触 发发 器器 主从触发器是在电位触发方式的钟控触发器根主从触发器是在电位触发方式的钟控触发器根底上设计出的。底上设计出的。 为了防止钟控触发器的多次空翻为了防止钟控触发器的多次空翻景象，方法之一是将两个钟控触发器串接，并使两景象，方法之一是将两个钟控触发器串接，并使两个触发器交替地任务，从而构成一个主从构造式的个触发器交替地任务，从而构成一个主从构造式的触发器触发器(Master-Slave Flip-Flop)。 第四章

23、 集成触发器4.3.1 主从主从RS触发器触发器1. 电路构造与任务原理电路构造与任务原理主从主从RS触发器的电路构造如图触发器的电路构造如图4.11(a)所示。所示。 它是由两它是由两个图个图4.6(a)所示的钟控所示的钟控RS触发器级联而成，前一个由与非门触发器级联而成，前一个由与非门G5、G6、G7和和G8构成的触发器称为主触发器；后一个由构成的触发器称为主触发器；后一个由与非门与非门G1、G2、G3和和G4构成的触发器称为从触发器，二构成的触发器称为从触发器，二者分别受互补的时钟脉冲控制。者分别受互补的时钟脉冲控制。 主触发器的输入主触发器的输入R、S即是即是主从主从RS触发器的输入，

24、主触发器的输出触发器的输入，主触发器的输出Q主和主和 是从触发是从触发器的输入，从触发器的输出器的输入，从触发器的输出Q和即是主从和即是主从RS触发器的输触发器的输出。出。 主QQ第四章 集成触发器图4.11 主从RS触发器第四章 集成触发器任务原理：(1) 当CP=1时，主触发器翻开并接纳输入信号，Q主受控于R、S，按钟控RS触发器的逻辑功能改动形状，而从触发器被封锁，因此触发器形状坚持不变。 (2) 在CP由1负跳变至0时辰(CP的下降沿)，主触发器被封锁，形状坚持不变；从触发器翻开，按在这一时辰主触发器的形状翻转。 当CP=0后，主触发器仍被封锁，不再接纳输入信号。 因此主从RS触发器输

25、出形状的改动只能发生在CP下降沿时辰，从而不会产生空翻景象。 但由于主触发器本身是钟控RS触发器，所以在CP=1期间Q主的形状仍会随R、S形状的变化而多次改动。 第四章 集成触发器假设满足在CP=1期间R、S坚持不变，主从RS触发器的次态方程可以表示为CPQRSQnn10RS式中，CP表示触发器形状的改动发生在时钟的下降沿；RS=0为约束条件，表示R和S不能同时为1。 第四章 集成触发器假设在CP=1期间输入R和S发生了变化，那么需求先按钟控RS触发器的功能做出CP =1期间Q主的全部波形，确定CP下降沿前一时辰Q主的形状，从而才干确定触发器在这一时辰的转移。 主从RS触发器的逻辑符号如图4.

26、11(b)所示。 图中 “是输出端延迟符号，表示主从触发器输出形状的变化发生在CP的下降沿，滞后于主触发器接纳输入信号的时辰。 C1控制输入端既无小圆圈，也无动态输入符号“。 第四章 集成触发器2. 逻辑功能逻辑功能主从主从RS触发器的形状转移真值表如表触发器的形状转移真值表如表4.8所示。所示。 第四章 集成触发器第四章 集成触发器【例【例4-1】 主从主从RS触发器的输入端波形触发器的输入端波形CP、R和和S如图如图4.12所示，试画出所示，试画出Q的任务波形。的任务波形。 设触发器的初始形状设触发器的初始形状Q=0。 解：解： 在在CP=1期间，根据期间，根据R、S的形状可画出的形状可画

27、出Q主的电主的电压波形。压波形。 根据根据CP下降沿到达时下降沿到达时Q主的形状即可画出主的形状即可画出Q的的电压波形。电压波形。 由图可见，在第由图可见，在第3个个CP=1期间，期间，Q主的形状改动主的形状改动了两次，但输出端了两次，但输出端Q的形状并没有改动。的形状并没有改动。 第四章 集成触发器图4.12 例4-1主从RS触发器任务波形第四章 集成触发器4.3.2 主从主从JK触发器触发器1. 电路构造与任务原理电路构造与任务原理为理处理主从为理处理主从RS触发器在触发器在CP=1期间，输入信号期间，输入信号R、S不能同时为不能同时为“1这一问题，在主从这一问题，在主从RS触发器的触发器

28、的Q和端分和端分别引回两条反响线至输入端，这样构成的电路称为主从别引回两条反响线至输入端，这样构成的电路称为主从JK触发器，如图触发器，如图4.13(a)所示，其逻辑符号如图所示，其逻辑符号如图4.13(b)所示。所示。 任务原理：任务原理：(1) 当当J=K=0时，由于门时，由于门G7、G8的输出均为的输出均为1，主触发，主触发器不会发生翻转，从触发器也就不会翻转，触发器坚持原器不会发生翻转，从触发器也就不会翻转，触发器坚持原形状不变，即形状不变，即Qn+1=Qn。 Q第四章 集成触发器(2) 当J=0，K=1时，门G7为1，CP=1时主触发器置0，从触发器在CP下降沿后也跟着置0，即Qn+

29、1=0。 (3) 当J=1，K=0时，门G8为1，CP=1时主触发器置1，从触发器在CP下降沿后也跟着置1，即Qn+1=1。 (4) 当J=K=1时，假设此时Qn=0，门G8的输出为1，CP=1时仅G7输出低电平，Q主=1，即置1，CP下降沿后从触发器也跟着置1，Qn+1=1；假设此时Qn=1，门G7的输出为1，CP=1时仅G8输出低电平，Q主=0，即置0，CP下降沿后从触发器也跟着置0，Qn+1=0。 由此可知，当J=K=1时，Qn+1的形状与Qn的形状正好相反，即Qn+1= 。 nQ第四章 集成触发器图4.13 主从JK触发器第四章 集成触发器2. 逻辑功能逻辑功能由上述分析即可得到主从由

30、上述分析即可得到主从JK触发器的形状转移真值表，触发器的形状转移真值表，如表如表4.9所示，表所示，表4.10是其简化的真值表。是其简化的真值表。 与主从与主从RS触发器触发器对比可知，主从对比可知，主从JK触发器消除了对输入信号的约束条件，触发器消除了对输入信号的约束条件，具有坚持、置具有坚持、置0、置、置1和翻转和翻转4种功能。种功能。第四章 集成触发器第四章 集成触发器主从JK触发器形状转移图如图4.14所示，鼓励表见表4.11。 图4.14 主从JK触发器形状转移图第四章 集成触发器第四章 集成触发器假设满足在CP=1期间J、K值不变，由表4.9可以得到主从JK触发器的形状方程，化简后

31、得到：CPQKQJQnnn1上式阐明： 输出形状变化的时辰在时钟的下降沿。 输出形状如何变化，由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的形状方程来决议。 综上所述，主从JK触发器的任务特点是：当CP=1时，可按JK触发器的特性来决议主触发器的形状，然后在CP下降沿时辰从触发器的输出才改动一次形状。 第四章 集成触发器3. 主从主从JK触发器主触发器的一次翻转景象触发器主触发器的一次翻转景象主从主从JK触发器虽然防止了空翻景象，但还存在一次翻触发器虽然防止了空翻景象，但还存在一次翻转景象，这种景象能够会使触发器产生错误动作，因此限转景象，这种景象能够会使触发器产生错误动作，因此限制了它

32、的运用。制了它的运用。 所谓一次翻转景象，是指在所谓一次翻转景象，是指在CP=1期间，主触发器接纳期间，主触发器接纳了输入鼓励信号发生一次翻转后，其形状就不断坚持不变，了输入鼓励信号发生一次翻转后，其形状就不断坚持不变，不再随输入鼓励信号不再随输入鼓励信号J、K的变化而变化。的变化而变化。 第四章 集成触发器产生一次翻转的缘由：由于主从JK触发器的互补输出Q和反响回G8、G7门的输入端，使得在CP=1期间，假设Qn=0，当有鼓励信号J=1使Q主变为1后，如有信号K=1出现，即J、K均为1，由于Qn=0的存在，不能使Q主再前往0，因此，在Qn=0时主触发器只能接受置1信号；同理，假设Qn=1，在

33、CP=1期间，主触发器的形状只能接受置0信号。 其结果就是在CP=1 期间主触发器只能够翻转一次，一旦翻转了就不会回到原来的形状。 在主从RS触发器中，由于没有Q和端接回输入端的反响线，因此在CP=1期间，主触发器的形状会随着R、S的多次变化而多次翻转。 QQ第四章 集成触发器一次翻转对触发器的影响：由于主触发器发生一次翻转后，不能及时反映输入信号的后续变化，而从触发器的形状在CP下降沿到来时与主触发器的形状一样，因此，将使得从触发器的形状与输入信号之间的关系与主从JK触发器形状方程描画的结果不一致。 JK触发器运用时的要求：为了使CP下降时JK触发器的输出值和当时的J、K信号一致，运用时必需

34、严厉限制在CP=1的期间J、K信号不变化。 但实践上由于干扰信号的影响，主从触发器的一次翻转景象仍会使触发器产生错误动作，因此主从JK触发器数据输入端抗干扰才干较弱。 为了减少接纳干扰的时机，要求CP=1的宽度尽能够窄。 第四章 集成触发器【例【例4-2】 主从主从JK触发器的输入波形触发器的输入波形CP、J和和K如图如图4.15所示，试画出输出端所示，试画出输出端Q的任务波形。的任务波形。 设触发器的初始形设触发器的初始形状状Q=0。 解：解：(1) 根据根据CP=1期间，期间，J、K的形状可画出的形状可画出Q主的电压主的电压波形。波形。 (2) 根据根据CP下降沿到达时下降沿到达时Q主的形

35、状即可画出主的形状即可画出Q的电压的电压波形。波形。 由图可见，在第由图可见，在第2、3、5个个CP=1期间，期间，J、K发生了发生了变化，导致主触发器发生一次翻转景象，使输出端变化，导致主触发器发生一次翻转景象，使输出端Q的形状的形状与形状转移方程描画的结果不一致。与形状转移方程描画的结果不一致。 第四章 集成触发器图4.15 例4-2主从JK触发器任务波形第四章 集成触发器4. 异步置异步置0和异步置和异步置1图图4.16(a)所示为具有异步置所示为具有异步置0(或称异步复位或称异步复位)端和端和异步置异步置1(或称异步置位或称异步置位)端的主从端的主从JK触发器电路构造。触发器电路构造。

36、 其对应的逻辑符号如图其对应的逻辑符号如图4.16(b)所示，异步置所示，异步置0端和异步置端和异步置1端的小圆圈表示低电平或负脉冲有效。端的小圆圈表示低电平或负脉冲有效。 DRDS第四章 集成触发器图4.16 具有 和 的主从JK触发器DRDS第四章 集成触发器所谓异步是指其操作不受CP控制，也就是说，和的优先权高于时钟CP，不论CP和鼓励输入信号此时处于何种形状，只需为有效电平0(为无效电平1)，触发器就被直接置0；只需为有效电平0(为无效电平1)，触发器就被直接置1。 为此，在和上加了下标D(Direct)。 在逻辑符号的方框内，对应和的引线处只写“R和“S，表示它们不受C1(即CP)的

37、控制。 只需当和均为无效电平1时，CP和鼓励输入信号才起作用。 DRDSDRDRDSDSDSDRDSDRDSDR第四章 集成触发器由图4.16(a)可见，当 = 0， =1时，门G6、G7均被封锁，输出为1，主触发器被强迫置0，Q主=0， =1。 假设此时CP=1，那么门G3、G4均输出为1，= 0使G2输出为1，从触发器被强迫置0，Q=0，=1；假设此时CP=0，那么门G3输出为1，门G4输出为0，同样使G2输出为1，从触发器也被强迫置0，Q=0，=1。 同理可分析，当=1，=0时，可以使触发器可靠置1，即Q=1，=0。 显然，和不能同时为0，即不能同时有效，它们必需满足约束方程：DRDS主

38、QDRQQDRDSQDRDSDR1DS第四章 集成触发器4.3.3 主从触发器的特点主从触发器的特点主从触发器具有以下特点：主从触发器具有以下特点：(1) 主从触发器由主触发器和从触发器两部分级联而成，主从触发器由主触发器和从触发器两部分级联而成，分别受两个互补的时钟信号控制。分别受两个互补的时钟信号控制。 (2) 主从触发器的形状变化分两步进展：一是在时钟信主从触发器的形状变化分两步进展：一是在时钟信号有效期间号有效期间(CP=1)主触发器接受输入鼓励信号，形状发生主触发器接受输入鼓励信号，形状发生转移，此时从触发器坚持不变；二是在时钟信号无效期间转移，此时从触发器坚持不变；二是在时钟信号无

39、效期间(CP=0)从触发器的形状随主触发器的形状而变化，且形状的转从触发器的形状随主触发器的形状而变化，且形状的转移发生在时钟信号的下降沿。移发生在时钟信号的下降沿。 第四章 集成触发器(3) 主从触发器和一样类型的钟控触发器具有一样的形状方程，但触发方式和时机不同。 (4) 主从JK触发器的主触发器具有一次翻转特性，因此该触发器的抗干扰才干较弱。 第四章 集成触发器4.4 边边 沿沿 触触 发发 器器同时具备以下两个条件的触发器称为边同时具备以下两个条件的触发器称为边沿触发器沿触发器(EdgeTriggered FlipFlop)：一：一是触发器仅在是触发器仅在CP脉冲的上升沿或下降沿到来脉

40、冲的上升沿或下降沿到来时，才接纳输入信号；二是在时，才接纳输入信号；二是在CP=0或或CP=1期间，输入信号变化不会引起触发器输出形期间，输入信号变化不会引起触发器输出形状变化。状变化。 因此，边沿触发器不仅抑制了钟控触发因此，边沿触发器不仅抑制了钟控触发方式的空翻景象，而且也不存在主从触发器方式的空翻景象，而且也不存在主从触发器的一次翻转景象，大大提高了抗干扰才干，的一次翻转景象，大大提高了抗干扰才干，任务更为可靠。任务更为可靠。 边沿触发器的触发方式有上升沿边沿触发器的触发方式有上升沿(前沿前沿)触发和下降沿触发和下降沿(后沿后沿)触发两种。触发两种。 第四章 集成触发器4.4.1 维持维

41、持-阻塞阻塞D触发器触发器1. 电路构造和任务原理电路构造和任务原理维持维持-阻塞构造的触发器是边沿触发器的一种电路构造阻塞构造的触发器是边沿触发器的一种电路构造方式。维持方式。维持-阻塞阻塞D触发器的电路构造如图触发器的电路构造如图4.17(a)所示。所示。 该该电路是在一个普通的钟控电路是在一个普通的钟控RS触发器触发器(由与非门由与非门G1、G2 、G3和和G4组成组成)的根底上，添加了的根底上，添加了G5、G6两个与非门和置两个与非门和置0、置、置1维持和置维持和置0、置、置1阻塞阻塞4条连线，从而使触发器的次态仅取条连线，从而使触发器的次态仅取决于决于CP上升沿到达时输入的形状。上升

42、沿到达时输入的形状。 和和 是异步置是异步置0、置、置1端，以下分析时假设端，以下分析时假设= 1。 DRDSDRDS第四章 集成触发器图4.17 维持-阻塞D触发器第四章 集成触发器任务原理：(1) 当CP由1负向跳变至0及CP = 0时， G3、G4输出均为1，即 =1、 =1，所以Qn+1=Qn，且a=、b=D。 (2) 当CP由0正向跳变至1时， ，所以 。 (3) 当CP = 1时， 假设设原来CP由0正向跳变至1时输入端D=0，那么a=1，b=0， 1、 =0，因此Qn+1=0。 =0有以下三个作用： 将触发器置0，即Qn+1=0； DSDRDDbCPSDDSaCPRDDDDQDQ

43、RSQnnnDD1DSDRDR第四章 集成触发器 经过置0维持线将G6封锁，使D的变化不起作用，即维持a=1、 =0，从而维持Qn+1=0； a=1又经过置1阻塞线使b=0、 =1，从而阻塞了D触发器的次态输出Qn+1变为1。 假设设原来CP由0正向跳变至1时输入端D=1，那么a=0，b=1， =0、 =1，因此Qn+1=1。 =0经过置1维持线将G5封锁，也使D的变化不起作用，即维持b=1、 =0，从而维持Qn+1=1； =0又经过置0阻塞线使 =1，从而阻塞了D触发器的次态输出 Qn+1 变为0。 DSDRDSDRDSDSDSDR第四章 集成触发器由以上分析可知，维持-阻塞D触发器是在CP

44、的上升沿把数据送入触发器，是上升沿触发的边沿触发器。 由于维持、阻塞线的作用，这种触发器能可靠地防止空翻景象。 维持-阻塞D触发器的逻辑符号如图4.17(b)所示。 图中“是动态输入符号，表示触发器为边沿触发方式，在CP输入端处无小圆圈表示上升沿触发。 第四章 集成触发器2. 逻辑功能逻辑功能维持维持-阻塞阻塞D触发器的形状方程可表示为触发器的形状方程可表示为Qn+1=DCP式中，式中，CP表示触发器形状的改动发生在时钟表示触发器形状的改动发生在时钟CP的上升沿。的上升沿。 维持维持-阻塞阻塞D触发器的形状转移真值表见表触发器的形状转移真值表见表4.12。 形状形状转移图和鼓励表与钟控转移图和

45、鼓励表与钟控D触发器完全一样，见图触发器完全一样，见图4.10和表和表4.7。 第四章 集成触发器第四章 集成触发器【例【例4-3】 边沿边沿D触发器的输入波形如图触发器的输入波形如图4.18所示，试所示，试画出输出端画出输出端Q的任务波形。的任务波形。 设触发器的初始形状设触发器的初始形状Q=0。解：画任务波形时首先服从和的异步置解：画任务波形时首先服从和的异步置0、置、置1功能；其次，按边沿功能；其次，按边沿D触发器形状转移特点，触发器的形触发器形状转移特点，触发器的形状仅在状仅在CP上升沿到达时辰随上升沿到达时辰随D信号的形状变化，信号的形状变化，D=1，那么，那么Qn+1=1；D=0，

46、那么，那么Qn+1=0，最终得到了图，最终得到了图4.18中中Q的任的任务波形图。务波形图。 DSDR第四章 集成触发器图4.18 例4-3边沿D触发器任务波形第四章 集成触发器4.4.2 边沿边沿JK触发器触发器1. 电路构造和任务原理电路构造和任务原理边沿触发器的另一种电路构造方式如图边沿触发器的另一种电路构造方式如图4.19(a)所示，这所示，这是一个下降沿触发的是一个下降沿触发的JK触发器，它是利用门电路的传输延触发器，它是利用门电路的传输延迟时间来实现边沿触发的。迟时间来实现边沿触发的。 第四章 集成触发器图4.19 下降沿触发的JK触发器逻辑图第四章 集成触发器该电路中的两个与或非

47、门(G1G3和G4G6)构成了根本RS触发器，G7、G8是输入控制电路。 假设要实现正确的逻辑功能，该电路在制造上需求满足一个条件，即G7、G8的传输延迟时间要大于根本触发器的翻转时间。 和是异步置0、置1端，以下分析时假设=1。 其任务原理如下：(1) 当CP=1时： DSDRDSDRnnnnnnQQmQQmQCPQ11nnnnnnQQnQQnQCPQ11第四章 集成触发器因此触发器形状维持不变，此时，。 (2) 当CP由1反向跳变至0时， 由于G7、G8是长延时，因此G2、G6的输出先变为0，m和n仍坚持CP=1时的形状不变。 这时门G1G3和G4G6构成的根本RS触发器，其，因此nQJm

48、 nKQn nQJmSDnKQnRDnnnnnQKQQJQRSQDD1nnQKQJ第四章 集成触发器(3) 当CP=0时， G7、G8被封锁，输出m、n均为1，J、K的变化不起作用，因此触发器形状维持不变，即Qn+1=Qn。 由以上分析可见，在稳定的CP=1和CP=0期间，触发器的形状均维持不变，而由于G7、G8的长延时，该触发器只在CP下降沿到达时辰才接受J、K的鼓励，形状发生变化，所以它是下降沿触发的触发器。 边沿JK触发器的逻辑符号如图4.19(b)所示，图中CP输入端处的小圆圈表示下降沿触发。 第四章 集成触发器2. 逻辑功能逻辑功能下降沿触发的边沿下降沿触发的边沿JK触发器的形状方程

49、可表示为触发器的形状方程可表示为CPQKQJQnnn1其形状转移真值表见表4.13。 形状转移图与鼓励表与主从JK触发器完全一样，见图4.14和表4.11。 第四章 集成触发器第四章 集成触发器【例【例4-4】 边沿边沿JK触发器的输入波形如图触发器的输入波形如图4.20所示，试所示，试画出输出端画出输出端Q的任务波形。的任务波形。 设触发器的初始形状设触发器的初始形状Q=0。 解：按边沿解：按边沿JK触发器形状转移特点，触发器的形状仅触发器形状转移特点，触发器的形状仅在在CP下降沿到达时辰随下降沿到达时辰随J、K信号的形状变化，最终得到图信号的形状变化，最终得到图4.20中中Q的任务波形图。

50、的任务波形图。 第四章 集成触发器图4.20 例4-4边沿JK触发器任务波形第四章 集成触发器4.4.3 边沿边沿T触发器触发器T触发器的逻辑功能是：当触发器的逻辑功能是：当T=0时，形状坚持不变；当时，形状坚持不变；当T=1时，每来一个时，每来一个CP上升沿上升沿(或下降沿或下降沿)，触发器的形状就翻，触发器的形状就翻转一次。转一次。 其形状转移真值表见表其形状转移真值表见表4.14，鼓励表见表，鼓励表见表4.15, 形形状转移图如图状转移图如图4.21所示。所示。 第四章 集成触发器第四章 集成触发器图4.21 T触发器形状转移图第四章 集成触发器由T触发器形状转移真值表可得到T触发器的形

51、状方程为 假设把T触发器的鼓励输入端T固定接1，即T = 1，这种情况下触发器每收到一个CP上升沿(或下降沿)形状就翻转一次，这时称之为T 触发器或称计数触发器。 T触发器并没有独立的产品，主要由JK触发器和D触发器转换而来。 由JK触发器转换而来的是在CP脉冲下降沿触发的T触发器，逻辑符号如图4.22(a)所示；由D触发器转换而来的是在CP脉冲上升沿触发的T触发器，逻辑符号如图4.22(b)所示。 nnnQTQTQ1第四章 集成触发器图4.22 T触发器逻辑符号第四章 集成触发器由JK触发器转换为T触发器，只需比较两种触发器的形状方程即可知，J=T，K=T，因此，可将图4.19所示的边沿JK

52、触发器中的输入鼓励信号J、K连在一同，作为T输入端，即构成下降沿触发的T触发器，转换图如图4.23所示。 由D触发器转换为T触发器，比较两种触发器的形状方程可以得到，。 图4.24为由D触发器构成上升沿触发的T触发器的转换图。 nQTD第四章 集成触发器图4.23 由JK触发器组成的T触发器第四章 集成触发器图4.24 由D触发器组成的T触发器第四章 集成触发器【例【例4-5】 将主从将主从RS触发器转换成触发器转换成T触发器，可适当利触发器，可适当利用一些门电路。用一些门电路。 解：这是一个触发器逻辑功能的转换问题。解：这是一个触发器逻辑功能的转换问题。 不同逻辑不同逻辑功能触发器间的转换就

53、是在已有触发器的根底上，经过添功能触发器间的转换就是在已有触发器的根底上，经过添加附加转换电路加附加转换电路(如图如图4.24中的异或门中的异或门)，使之变成另一种类，使之变成另一种类型的触发器。型的触发器。 详细转换可按以下步骤进展：详细转换可按以下步骤进展：(1) 写出新写出新(本例中的本例中的T触发器触发器)、旧、旧(本例中的本例中的RS触发器触发器)两种触发器的形状方程；两种触发器的形状方程；(2) 将新触发器的形状方程变换成旧触发器形状方程的将新触发器的形状方程变换成旧触发器形状方程的方式；方式；(3) 比较两个触发器的形状方程，求出旧触发器的鼓励比较两个触发器的形状方程，求出旧触发

54、器的鼓励函数，即转换电路的输出；函数，即转换电路的输出；第四章 集成触发器(4) 画出逻辑电路图。 本例中，RS触发器的形状方程为 01RSQRSQnnT触发器的形状方程为nnnQTQTQ1比较上述两个形状方程有TRQTSn ,由于RS触发器有约束条件，所以上述得到R、S鼓励方程也应满足约束条件，但是，当T=1, 同时Qn=0时，有1, 1TRQTSn第四章 集成触发器这违背了约束条件，所以应进展修正。 修正的思绪是让R不直接受T的控制，方法是将T触发器的形状方程作如下变换nnnQTQTQ1nnnQTQQT将变换后的方程同RS触发器的形状方程作比较，可得到,nQTS nTQR 这样就满足了RS

55、触发器的约束条件。 由此可画出如图4.25所示的转换电路图。 第四章 集成触发器图4.25 例4-5 RST转换电路图第四章 集成触发器4.4.4 CMOS边沿触发器边沿触发器CMOS边沿触发器具有功耗低、抗干扰才干强、制造边沿触发器具有功耗低、抗干扰才干强、制造工艺简单、集成度高和本钱低等优点，其产品多为主从构工艺简单、集成度高和本钱低等优点，其产品多为主从构造的上升沿触发的造的上升沿触发的D触发器触发器(CC4013)和和JK触发器触发器(CC4027)。1. COMS 边沿触发的边沿触发的D触发器触发器 如图如图4.26(a)所示为所示为CMOS传输门和传输门和CMOS或非门构成的或非门

56、构成的主从构造的主从构造的CMOS上升沿触发的上升沿触发的D触发器，图触发器，图4.26(b)是其逻是其逻辑符号。辑符号。 TG1、TG2和和G1及及G2构成主触发器；构成主触发器；TG3、TG4和和G3及及G4构成从触发器。构成从触发器。 SD、RD为异步置为异步置0、置、置1端，由端，由于电路采用或非门构造，因此于电路采用或非门构造，因此SD、RD均为高电平有效。均为高电平有效。 以下分析假设以下分析假设SD=RD=0。 第四章 集成触发器图4.26 COMS边沿触发的D触发器逻辑图第四章 集成触发器其任务原理如下：(1) 当CP=0时， TG1接通，TG2断开，输入鼓励信号D送入主触发器，使Q主=D，；同时，TG3断开，TG4导通，主、从触发器间的通路被切断，从触发器维持原形状不变。 因此在CP=0时触发器的任务情况可以归结为主触发器接纳输入信号，从触发器坚持不变。 DQ主第四章 集成