数字钟设计报告

1、数字钟设计报告目录一、前言 1二、设计目的 1三、设计任务和要求 1四、设计方案的选择与论证 2五、数字钟电路设计计算与分析 3（一）数字钟的构成 3（二）数字钟的工作原理 6六、总结 18七、附录 19八、参考文献 21一、前言数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，以其显示的直观性、走时准确稳定而受到人们的欢迎，广泛用于个人家庭、车站、码头、办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便，已成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体与 555 振荡器的广泛应用，使得数字钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极人的

2、方便，而目大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、通断动力设备、以及各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。二、设计目的1.掌握数字钟的设计方法。2熟悉集成电路的使用方法。三、设计任务和要求1.设计任务设计制作一台数码显示管显示的数字钟。2设计要求时钟显示功能，能够以十进制显示“星期”、“时”、“分”、“秒”。具有快速校准星期、时、分、秒的功能。计时准确度，每天计时误差不超过1s。整点自动报时，在离整点10s时，便自动发出鸣叫声，步长1s，每隔1s鸣叫一次，前四响是低音，

3、最后一响为高音，最后一响结束为整点。四、设计方案的选择与论证1.方案设计一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、”计数器、译码器及显示器、电路组成。方案一：首先构成一个CB555定时器产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用CB555定时器的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。使用74LS48为驱动器， BS201A数码管作为显示器。

4、方案二：首先构成一个由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲，时计数器的进位输出作为周计数器的CP脉冲。使用74LS48为驱动器， BS201A数码管作为显示器。方案三：单片机编程 用单片机设计电路，使用软硬件结合的方式。2.方案论证方案一、方案

5、二和方案三都很正确，但是方案一由555定时器构成的多谐振荡器的震荡频率没有方案二中由石英晶体振荡器的震荡频率稳定，而数字钟要求每天计时误差不超过1s，故方案二比方案一好，而方案三中用单片机编程来构成数字钟的知识我还没有过深的接触过，所以选用方案二。五、数字钟电路设计计算与分析（一）数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。下图为数字钟的构成框图。1.石英晶体振荡器石英晶体，有天然的也有人造的，是一种重要的

6、压电晶体材料。石英晶体本身并非振荡器，它只有借助于有源激励和无源电抗网络方可产生振荡。SPXO主要是由品质因数（Q）很高的晶体谐振器（即晶体振子）与反馈式振荡电路组成的。石英晶体振子是振荡器中的重要元件，晶体的频率（基频或n次谐波频率）及其温度特性在很大程度上取决于其切割取向。振荡器是数字钟的核心，石英晶体振荡器的特点是振荡的频率准确，电路结构简单，频率易于调整。石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。2.分频器在数字电路中，分频器是一种可以进行频率变换的电路，其输入、

7、输出信号是频率不同的脉冲序列。输入、输出信号频率的比值称为分频比。例如，2分频器的输出信号频率是输入信号频率的，8分频器的输出信号频率是输入信号频率的 。分频器电路将32768z的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3.计数器在数字钟电路中，时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器，周计数器为7进制计数器。有了时间标准“秒”信号后，就可以根据“60秒为1分”、“60分

8、为1小时”、“24小时为1天”、“7天为1周”的计数周期，分别组成。将这些计数器适当连接，就可以实现“秒”、“分”、“时”、“周”的计时功能。4.译码器要将“秒”、“分”、“时”、“周”的状态显示成清晰的数字符号，就需要将计数器的状态经译码器进行译码，并通过显示器将其显示出来。译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。5.数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为数码管。（二）数字钟的工作原理1.石英晶体振荡器电路振荡器是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。

9、振荡器振荡频率的精度与稳定度基本上决定了钟的准确度。图中1门、2门是反相器，1门用于振荡，2门用于缓冲整形，R1为反馈电阻，反馈电阻的作用是为反相器提供偏置，使其工作在放大状态。反馈电阻R1的值选取太大，会使放大器偏置不稳甚至不能正常工作；R1值太小又会使反馈网络负担加重。图中C1是频率微调电容，一般取5-35pF。C2是温度特性校正电容，一般取20-40pF。电容C1、C2与晶体共同构成形网络，以控制振荡频率，并使输入输出相移180度。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。石英晶体振荡器XTAL的振荡频率选为32768

10、HZ。该元件专为数字钟电路而设计，其频率较低且稳定，有利于减少分频器级数，可用反相器整形而得到矩形脉冲输出。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00。2.分频器电路分频器的功能主要有两个：一是产生标准的时钟秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的 1KHz 的高音频信号和 0.5 KHz的低音频信号等。通常，数字钟的晶体振荡器输出频率较高，为了得到z的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级进制计数器来实现。例如，将z的振荡信号分频为Z

11、的分频倍数为32768（），即实现该分频功能的计数器相当于极进制计数器。常用的进制计数器有等。本次课程设计中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。计数器为级进制计数器，可以将Z的信号分频为Z，其内部框图如图所示，从图中可以看出，的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。要得到1Hz的秒信号，可以将2Hz的信号输入到2分频电路中，本次课程设计采用74LS74 D触发器作为2分频电路，从输出端可得到1Hz的秒脉冲。CD4060内部结构图晶体振荡器构成的秒脉冲电路由石英晶体振荡器构

12、成的秒脉冲电路如上图所示。如上图所示，电路由14级二进制串行计数器CC4060和晶体、电阻及电容构成。CC4060内部所含的门电路和外接元件构成振荡频率为32768Hz的振荡器。经计数器作14级分频后在QA端得到频率为2Hz（周期为0.5s）的脉冲。3.计数器电路a.六十进制计数。秒计数器的电路形式很过，一般都是由一级十进制计数器和一级六进制计数器组成。下图所示是用两块中规模集成电路74LS161按反馈置零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为“分”计数器的输入信号。分计数器电路与秒计数器相同。&74LS161&74LS161Q4 Q3 Q2 Q

13、1Q4 Q3 Q2 Q1CP分计数器进位信号至周计数器CP端&&74LS161Q4 Q3 Q2 Q174LS161Q4 Q3 Q2 Q1CP至分计数器CP端b.二十四进制计数。下图所示为二十四进制小时计数器，是用两片74LS161组成的。c.七进制计数器。&74LS161Q4 Q3 Q2 Q1CP时计数器进位信号下图所示为七进制周计数器，是用一片74LS161组成的。4.译码和显示电路计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用LED七段数码管

14、作为显示单元电路。字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.53V，驱动电流为几十毫安。74LS47译码驱动器输出是低电平有效，所以配接的数码管必须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管必须采用共阴极接法。数码管常用型号有BS201、BS202等。74LS48 BCD七段译码驱动器真值表十进制数或功能输      入输  

15、;    出DCBAabCdefg01100001111111011×00011011000021×00101110110131×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×100111110011101×101010001101111×101110011001121×110010100011131×1

16、10111001011141×111010001111151×111110000000灭灯××××××00000000灭零10000000000000试灯0×××××11111111计数译码显示电路方框图5.校准电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。本次课程设计的校准电路实质上是一个由R-S

17、触发器组成的单脉冲发生器，如图所示。从途中可知，未按按钮SB时，与非门G2的一个输入端接地，基本R-S触发器处于1状态，即Q=1,=0。这时数字钟正常工作，分脉冲能进入分计数器，时脉冲也能进入时计数器。按下SB时，与非门G1的一个输入端接地，于是基本R-S触发器翻转为0状态，Q=0, =1。若所按的是校分的按钮SB1，则秒脉冲可以直接进入分计数器而分脉冲被阻止进入，因而能较快地校准分计数器的计数值。若所按的是校时的按钮SB2，则秒脉冲可以直接进入时计数器而时脉冲被封锁，于是就能较快地对时计数器值进行校准。校准后，将校正按钮释放，使其恢复原位，数字钟继续进行正常的计时工作。&G1&

18、;G2SBQ6.报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。当分计到59min时，将分触发器QH置1，而等到秒计数器到54s时，将秒触发器QL置1，然后通过QL与QH相“与”后，再和1s标准秒信号相“与”，输出控制低音喇叭鸣叫，直到59s时，产生一个复位信号，使QL清零，低音鸣叫停止；同时59s信号的反相又和QH相“与”，输出控制高音喇叭鸣叫。当分、秒计数从59：59变为00：00时，鸣叫结束，完成整点报时。电路中的高、低音信号分别由CD4060分频器的输出端Q5和Q6产

19、生。Q5输出频率为1024Hz，Q6为512Hz。高、低两种频率通过或门输出驱动三极管VT，带动喇叭鸣叫。 整点报时电路图7整体电路一个基本的数字钟电路系统主要有秒信号发生器、“周、时、分、秒、”计数器、译码器及显示器、电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现组成一个输出1秒的标准秒脉冲,将标准秒信号送入“秒计数器” 。“秒计数器”采用60进制计数器，是由2片74LS161和1片74LS00采用异步置0法连接而成,第一片的74LS161的十进制输出经74LS00反向后接第二片的CP,当第1片的计数到9时,C输出高电平,此时第2片计

20、数器CP=0,当下一个秒脉冲到达时第1片变为0,第2片变为CP脉冲成为上升沿,第2片计数器计数为1。这样一直计数下去当计数到50以后,第2片计数器的LD接第2片的计数器输出接了74LS00的Q0和Q2对应的反向输出此时为LD=0,下一个脉冲到达第1片时，第1片计数从0开始计数，当第1片计为9时，第2片计数变为0；因为下一秒第1片将给第2片了一个CP脉冲，第2片的计数器输出接了74LS00的Q0和Q2对应的输出,并且第1片给第2片一因此在变为6的瞬间置零,也变为0,达到了计60的目的,这时从第2片中引出一个分脉冲作为分计数器的输入CP脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一

21、个“时脉冲”信号，此计数原理与秒计数器完全相同。从分计数器输出的该信号将被送到“时计数器”。“时计数器”采用24进制计时器，也是有2片74LS161和1片74LS00采用清零法连接而成。24进制计数器开始计数时第一片的74LS161的十进制输出接第二片的CP,当第1片的计数到9时,十进制输出高电平,此时第2片计数器开始计数,当下一个秒脉冲到达时第1片变为0,第2片变为1,这样一直计数下去但当计到23时,下一脉冲到达时由于时计数器的第1片的Q2和第2片的Q1接74LS00,对应的输出同时接了两片的R置零端,在要变成24的瞬间两片都变为0,实现对一天24小时的累计，这时从第二片中引出一个周脉冲作为

22、周计数器的输入CP脉冲。“周计数器”采用7进制计数器，用一片74LS161采用置数法连接而成。计数器从1开始计数，到7后通过74LS00输出到74LS161的LD端，重新置数为1，从而实现对一周7天的累计。译码显示电路将“周、时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。只要接好电路图,输出的数码即可在数码管中对应显示。六、总结1.遇到的问题及解决在连接六十进制的进位及二十四进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,输出不一定是从Vo端口输出,例如六十进制的输出就不是从V

23、o输出,而是从与非门的输出接反向器74LS00输出来作为下一个计数的输入脉冲。再就是注意有极性电容器其 “ ” 与 “ ” 极不能接错，例如电容器上的标记方向要易看可见。2.设计体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，加强了我们动手、思考和解决问题的能力。在此次的数字钟设计过程中,我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，巩固和加强了课本知识。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。通过课程设计，我真正领略到“艰苦奋斗”这一词的真正含义，我想说，设计确实有些辛苦，但苦中也有乐

24、。设计也是一个团队的任务，一起的工作可以让我们有说有笑，相互帮助，配合默契，大学里一年的相处还赶不上这十来天的合作，我感觉我和同学们之间的距离更加近了。同时我认为我们的工作是一个团队的工作，团队需要个人，个人也离不开团队，必须发扬团结协作的精神。某个人的离群都可能导致导致整项工作的失败。团结协作是成功的一项非常重要的保证。而这次课程也正好锻炼我们这一点，这也是非常宝贵的。对我们而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。通过这次课程设计，我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际运用能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到