复位时钟同步和初始化mpc83xx中文手册

1、第四章 复位、时钟同步和初始化本章介绍复位、时钟同步和MPC8349E设备的整体初始化，包括复位配置信号的定义及其选项。 此外还介绍配置、控制和状态寄存器。注意，本书的每一章都介绍了一个部件额外的具体的初始化 过程。4.1 概述复位、时钟同步和控制信号为设备的操作提供很多选项。可以在硬复位或上电复位期间配置不 同的模式和特性。大多数可配置特性由复位配置字装入设备，只有很少一部分信号用作复位序列期 间的复位配置输入。4.2外部信号说明下面几节详细说明复位和时钟信号。4.2.1复位信号表4-1说明了 MPC8349E的复位信号。4.4.2节“复位配置字”介绍了还作为复位配置信号的信 号。表4-1系

2、统控制信号一一详细信号说明信号I/O说明/PORESETI上电复位。该信号有效时启动上电复位流，初始化设备，配置设 备的各种属性，包括它的时钟模式。状态含义有效一一外部代理触发了一个上电复位序列。 无效一一指示无上电复位。时序关于该信号的具体时序信息见MPC8349E硬件规范。复位状态始终输入。/HDRESETI/O硬复位。使设备终止所有当前内部和外部事务，并将大部分寄存器设E它们的缺省值。/HRESET可以完全与所有其他信号异步 有效。设备不在硬复位状态时，才能检测到外部的硬复位请求。在/HRESET g期间，/SRESET g。/HRESET 是一个漏极开 路信号。状态含义有效一一外部代理

3、或内部硬件触发了一个硬复位序列。内部硬件一直驱动/HRESET,直到序列完成。无效一一指示无硬复位。时序有效一一可以随时出现，异步于任何时钟。无效一一必须有效（保持）至少 32个CLKIN （PCI 主机模式）或 PCI_CLK （PCI代理模式）个周期。要求这是一个漏极开路信号，需要一个外部上拉电阻。复位状态输出，在上电和硬复位流期间驱动低电平。复位流完 成后为高阻。/SRESETI/O软复位。使设备终止所有当前内部事务，将大部分寄存器设置为它们的缺省值，并让 e300c1核进入复位状态。I/O信号的功能和 方向，以及存贮器控制器操作不受 /SRESET的影响。/SRESET可 以完全与所有

4、其他信号异步有效。设备不在硬复位或软复位状态 肝能检测到外部软复位请求。/SRESET是一个漏极开路信号。状态含义有效一一外部代理或内部硬件触发了一个软复位序列。内部硬件一直驱动 /SRESET,直到序列完成。时序有效一一可以随时出现，异步于任何时钟。无效一一必须有效（保持）至少 32个CLKIN （PCI 主机模式）或 PCI_CLK （PCI代理模式）个周期。要求这是一个漏极开路信号，需要外部一个上拉电阻。复位状态输出，在上电和硬复位流期间驱动为低电平。复位流 完成后为高阻。CFG_RESET_SOURCE0:2I复位配置字源选择。这些复位配置输入信号位于这样一些设备引 脚上，当设备未处于

5、复位状态时，这些引脚具有其他功能。在 /PORESET有效期间对这些输入信号进行采样，以确定从哪一个 接口装入复位控制字。状态含义详细说明见4.4.1.1节“复位控制字源”时序在/PORESET有效期间、提供的时钟稳定之后（/PORESET流）对这些输入信号进行米样，一旦/HRESET有效，就必须由外部电阻将其拉高或拉低。要求在/POREST和/HREEST流期间，所有连接到这些信 号的其他信号驱动器必须为高阻状态。关于用于拉高 轮低复位配置信号的合适的电阻值见MPC8349E硬件规范。复位状态在上电和硬复位流期间为输入信号，在复位流完成后 为功能信号。CFG_CLKIN_DIVI时钟分配选择

6、。该复位配置输入信号位于这样一个设备引脚上， 当设备未处于复位状态时，该引脚具有其他功能。在/PORESET有效期间对该输入信号进行采样，以确定CLKIN是否为倍频（除以2）。状态含义见4.4.1.2节“时钟分配”时序在/PORESET有效期间、提供的时钟稳定之后（/PORESET流）对这些输入信号进行米样，一旦/HRESET有效，就必须由外部电阻将其拉高或拉低。要求在/POREST和/HRESET流期间，所有连接到这些信 号的其他信号驱动器必须为高阻状态。关于用于拉高 轮低复位配置信号的合适的电阻值见MPC8349E硬件规范。复位状态在上电和硬复位流期间驱动为输入信号，在复位流完 成后为功能

7、信号。4.2.2 时钟信号表4-2说明了 MPC8349E的外部时钟信号。 注意，某些信号对设备内的某些部件来说是特定的, 虽然4.5节“时钟同步”介绍了它们的某些功能，但分别在各章中对它们进行了详细定义。表4-2时钟信号一一详细信号说明信号I/O说明/CLKINI系统时钟。若 MPC8349E为PCI主机设备，贝U CLKIN就是它的 主输入时钟。CLKIN直接馈送给PCI输出时钟分配器，还作为无 时滞外部PCI时钟通路的信号驱动输出。若MPC8349E为PCI代理设备，则应将该信号连到 GND。时序有效/无效关于该信号的具体时序信息见MPC8349E硬件规范。要求在PCI代理模式时应连到低

8、复位状态始终输入。PCI_CLK/PCI _SYNC_INIPCI时钟/PCI同步时钟(PCI_CLK/PCI_SYNC_IN )。当设备处于PCI代理模式时，PCI_CLK就是到该设备的主时钟输入。当设备 处于 PCI主机模式时，将 PCI_SYNC_IN 连接到外部PCI_SYNC_OUT 。时序有效/无效关于该信号的具体时序信息见MPC8349E硬件规范。复位状态始终输入。PCI_SYNC_OUTO兴 PCI 输出问步时钟(PCI_SYNC_OUT )。当 MPC8349E 为 PCI 主机设备时，为消除外部PCI时钟通路的时滞，将 PCI_SYNC_OUT 连接到外部的 PCI_SYN

9、C_IN 信号。PCI_SYNC_OUT 的频率与 CLKIN 或CLKIN/2 相同，它与复位时 CFG_CLKIN_DIV 的状态有关。更多信息见 4.4.1.2节“ CLKIN 分配”。当MPC8349E为PCI主机设备时，一般不使用该信号。时序有效/无效关于该信号的具体时序信息见MPC8349E硬件规范。复位状态始终输出，在PCI主机模式时触发。PCI_CLK_OUT0:7OPCI输出时钟集。当 MPC8349E为PCI主机设备时，它提供八路 独立的时钟输出信号，馈送给PCI代理设备。时序有效/无效关于该信号的具体时序信息见MPC8349E硬件规范。复位状态始终输出。在上电复位期间和之

10、后为局阻。由内存映 射寄存器启用。复位状态在上电和硬复位流期间驱动为输入信号，在复位流完 成后为功能信号。4.3功能说明本节介绍复位设备的各种方法、上电复位配置和设备的时钟同步。4.3.1复位操作设备有数个到复位逻辑的输入：上电复位(/PORESET)外部硬复位(/HRESET)外部软复位(/SRESET)软件看门狗复位系统总线监控器复位检查停止(checkstop)复位JTAG复位软件硬复位所有这些复位源都被馈送到复位控制器，并根据复位源的不同采取不同的行动。4.6.1.3节"复位状态寄存器（RSR）”中介绍的复位状态寄存器指示引起复位的最后的复位源。4.3.1.1复位原因表4-3

11、介绍了复位原因。表4-3复位原因名称说明上电复位（/PORESET）输入信号。该信号g时启动上电复位流，它复位所有的设备 并配置设备的各种属性，包括其时钟模式。硬复位（/HRESET）这是一个双向I/O信号。只有在设备未宣告硬复位但出现该信 号时，设备才能检测到外部 /RESET g。在/HDRESET有效 期间，/SRESET g。/HDRESET是一个漏极开路信号。软复位（/SRESET）双向I/O信号。只有在设备未宣告硬或软复位但出现该信号时， 设备才能检测到外部有效的 /SRESET。/SRESET是一个漏极开 路信号。软件看门狗复位在设备的看门狗计数值到零以后，发出软件看门狗复位。

12、然后允许的软件看门狗事件产生内部硬复位序列。系统总线监控器复位在设备的CSB总线监控器到达超时状态时，总线复位有效。 然后允许的总线监控器事件产生内部硬复位序列。检查停止复位如果核进入检查停止状态，且允许检查停止复位 （RMRCSRE =1）,则检查停止复位有效。 然后允许的检查停止事件产生内 部硬复位序列。JTAG复位当JTAG逻辑宣告JTAG软复位信号有效时，产生内部软复位 序列。软件硬复位写入内存映射寄存器（RCR）可以初始化硬复位序列。软件软复位写入内存映射寄存器（RCR）可以初始化软复位序列。4.3.1.2复位操作复位控制逻辑确定复位的原因，必要时对其进行同步，并复位适当的内部硬件。

13、每个复位流对 设备有不同的影响：上电复位的影响最大，它复位整个设备，包括时钟逻辑和错误捕获寄存器。硬复位复位整个设备，但不包括时钟逻辑和错误捕获寄存器。 软复位则初始化内部逻辑，但保持系统的配置。所有复位类型都产生到e300c1核的复位。/PORESET、/HRESET和/SRESET对给定应用的影响是核将MSRIP的值复位为复位寄存器字高端的BMS字段中的值。参见 4.4.2.12节“引导内存空间（BMS ）”。存贮器控制器、系统保护逻辑、中断控制器和I/O信号仅在硬复位时初始化。软复位初始化内部逻辑，但保持系统的配置。外部/SRESET有效向核和其余的设备产生硬复位。表4-4标识了每个复位

14、源的复位操作。表4-4 复位操作动作复位源上电复位外部硬复位 软件看门狗 总线监控器JTAG复位外部软复位检查停止 软件硬复位复位：PLL、时钟、RTC单元和错误捕获寄存器是否否复位：DDR、LBC、I/O 复用器、GTM、PIT、GPIO、系统配置和本地存取窗口是是否复位其他内部逻辑是是复位装入的配置字是是否/HRESET 驱动是是r 否 /SRESET 驱动是是是到e300c1核的硬复位是是是4.3.2 上电复位流/PORESET外部信号有效启动上电复位流。在设备的外部供电稳定之后，应保持 /PORESET外 部有效至少32个输入时钟周期。在/PORESET无效之后，设备立即开始配置过程。

15、设备在整个上电 复位过程期间，包括配置期间，宣告/HRESET和/SRESET有效。配置时间根据配置源和 CLKIN （PCI 主机模式）或PCI_CLK （PCI代理模式）频率的不同而变化。首先对复位配置输入进行采样，确定 配置源和输入时钟的分配模式。然后设备开始装入复位配置字。系统 PLL根据复位配置字低端中的 时钟模式值开始锁定。当系统PLL锁时序，时钟单元开始在设备中分配时钟信号。在这个阶段，e300c1核的PLL开始锁定。当它被锁定并完成了复位配置字的装入时，释放 /HRESET,在4个时钟之后释 放 /SRESET。4.3.2.1详细上电复位流程MPC8349E的详细上电复位（PO

16、R）流程如下：1. 加电，满足MPC8349E硬件规范的要求。2. 系统宣告/PORESET （以及可选的/HRESET）和/TRST有效，让所有寄存器初始化到它们的缺省 状态，让大部分I/O驱动器释放为高阻（某些时钟、时钟允许和系统控制信号仍保持有效）状O3. 系统施加稳定的 CLKIN （ PCI主机模式）或 PCI_CLK （ PCI代理模式）信号和稳定的复位配置 输入信号（CFG_RESET_SOURCE 和 CFG_CLKIN_DIV ）。4. 在至少32个稳定的CLKIN （PCI主机模式）或 PCI_CLK （PCI代理模式）时钟周期之后，系 统将/PORESET置为无效。5.

17、设备对复位配置输入信号进行采样，确时时钟分配和复位配置源。6. 设备开始装入复位配置字。装入时间与复位配置字源有关。7. 一旦装入了复位配置字低端，系统 PLL就开始锁定。当系统 PLL锁时序，向e300c1 PLL提供 csb_clk。8. e300c1 PLL开始锁定。9. 设备一直驱动/HRESET有效，直到e300c1 PLL锁定且装入了复位配置字为止。10. 如果前面未将/HRESET置为无效，此时用户可以选择将/HRESET置为无效。注启、JTAG逻辑必须总是能通过设置 /TRST有效来初始化。如果未使用JTAG信号，应将/TRST与/PORESET 直接连接。在/PORESET

18、无效之后，/TRST 一定不能继续有效。在/HRESET 有效时，不需要让/SRESET有效。11. 将到核和其余逻辑的内部复位置为无效。启用I/O驱动器。LBC DLL开始锁定。为响应配置周 期，PCI接口可以宣告/DEVSEL有效。12. 设备停止驱动/SRESET, /SRESET变为无效。将到e300核的复位置为无效，并启用核。如果允许，释放引导定序器，让它从串行ROM装入配置数据，参见17.4.5节“引导定序器模式”。13. 在引导定序器完成操作之前，如果需要，可以清除 PCI总线功能寄存器中的 CFG_LOCK位以允许PCI接口接受外部请求。PCI总线功能寄存器见表 13-41。如

19、果e300核要求继续进行，弓I导定序器应清除 ACRCOREDIS,允许取引导向量。有关说明见6.2.1节“仲裁器配置寄存器（ACR ）”。14. 如果允许，PCI接口现在可以接受外部请求。如果允许，核可以取引导向量。现在设备就处于 就绪状态了。图4-1给出了上电复位流的时序图CLKIN （主机模式）或PCI CLK/PCI SYNC IN代理模式）-PORESET瑜入9谴定的时钟:：豪少抨:QLKIN PCI CL :；:蹦_1 :HRESET设案就绪SHESET输出）复位配置输入信号I 4 i | 1 II I InzxI I I : I复位配置宇装入；r ；1丈开始装入豆位：结束装入复位

20、配置字配置字（装人时间与源有关图4-1上电复位流4.3.3 硬复位流/HRESET信号由外部通过设置/HRESET有效来启动，或在设备检测到某种情况时由内部产生内部硬复位序列来启动。在上述两种情况中，设备在整个/HRESET状态期间继续宣告/HRESET和/SRESET有效。硬复位序列的时间根据配置源和CLKIN （PCI主机模式）或 PCI_CLK （PCI代理模式）频率的不同而变化。硬复位不对复位配置输入信号（CFG_RESET_SOURCE和CFG_CLKIN_DIV ）进行采样，所以设备立即开始装入复位配置字，并按 4.4.3节“装入复位配置字”解释的那样配置设 备。在配置序列完成之后

21、，设备释放/HRESET和/SRESET信号，并退出/HRESET状态。一个外部上拉电阻应让信号无效。在检测到信号无效之后，需要经过16个周期的时间才能开始测试外部（硬/软）复位是否存在。注启、因为设备在硬复位流期间不对复位配置输入信号（CFG_RESET_SOURCE 和 CFG_CLKIN_DIV ）进行采样，所有对那些信号设置新值（不是上电复位期间设置的值）没有用。图4-2给出了硬复位流的时序图。CLKIN（主机模式）或PCLCLKPCI $YNC_IN（代M模式）PORESET输入Preset输入或输出SRESET输出稳定愉时钟TRST复位配置输入信号卷入复位 配置字| 1111l!1

22、1l!1il1pH11l>|<1|«1|!111niirh11IiH11Viiiiii:设备就绪 Ii iP1Vbiiiih1|I: 国ii1>II |>111B111IlHI 1>11JD111b11Iiih1:1> 1i11pnipiiklIhfen1*piiipiii11hi1piiriiihiiIiii1P11tVVl<hiiiiii111HV1 l<N11H111111I1Ilffi1111111l!11l!Ilh1H91|H111k1/4b411 iyr1|lIiKih., . X,?HI l>ii:q开始装入!复位配

23、置字结束装入豆位配置字 匚装入时间与源有关图4-2硬复位流4.3.4 软复位流/SRESET信号可以由外部通过使/SRESET有效来启动，或在设备检测到某种情况时由内部宣告/SRESET 有效来启动。在上述两种情况中，设备宣告/SRESET 有效 512 个 PCI_CLK/PCI_SYNC_IN/SYNC_IN个时钟周期，然后设备释放 /SRESET,并退出/SRESET信号。一个外部上拉电阻应让/SRESET无效。在检测到此信号无效之后，需要经过16个周期的时间才能开始测试外部（硬欧）复位是否存在。当/SRESET有效时，复位内部硬件，但硬复位配置不会改变。4.4复位配置用两种互补的方法初

24、始化设备：锁存CFG_RESET_SOURCE和装入复位配置字。开始时，在/PORESET置为有效期间对一小部分输入信号进行采样。这些信号确定是否需要复位配置字，以及 从哪个设备源接口装入。根据这些信号的值，设备可以继续装入复位配置字。4.4.1 复位配置信号复位配置输入信号位于这样一些设备引脚上，在设备未处于复位状态时，这些引脚具有其他功 能。在/PORESET有效期间，提供的时钟稳定之后(/PORESET),对这些输入信号进行采样并放入 寄存器，一旦/HRESET有效，这些输入信号就必须立即由外部电阻拉高或拉低。在 /PORESET和 /HRESET信号期间，连接到这些信号的所有其他信号的

25、驱动器必须处于高阻状态。关于用于拉高或 拉低复位配置信号的合适的电阻值参考MPC8349E硬件规范。本节介绍由复位配置信号配置的模式。注意，软件通过在4.6.1.3节“复位状态寄存器(RSR)”和4.6.2.1节“系统PLL模式寄存器(SPMR)”介绍的内存映射寄存器可以访问复位配置输入信号 的采样值。注启、建议用户实现下列方法中的一种，来控制对这些引脚的复位和非复位功能的选择。电阻。使用上拉或下拉电阻在复位配置输入信号上设置所期望的值。在上电和硬复位序列期间，这些信号是到设备的输入信号。主动驱动设备。使用/HRESET控制驱动设备。当/HRESET有效时，驱动引脚的复位配置值； 当/HRES

26、ET无效时，停止驱动复位配置输入信号。4.4.1.1复位配置字源复位配置字源选项如表 4-5所示，它选择是从本地总线 EEPROM、还是从|2C EEPROM (I2C # 1)装入复位配置字，或者使用硬编码的缺省选项。表4-5复位配置字源CFG_RESET_SOURCE0:2含义000从本地总线EEPROM装入复位配置字。001从本地总线I2C EEPROM装入复位配置字。PCI_CLK/PCI_SYNC_IN 的范围为 25 44MHz。注意：将来的设计将删除该选项，因此建议客户 使用010选择。010从本地总线I2C EEPROM装入复位配置字。PCI_CLK/PCI_SYNC_IN 对

27、高达 66.666MHz (25 一66.666MHz )的所有 PCI频率都有效。011硬编码选择# 0。不装入复位配置字。100硬编码选择# 1。不装入复位配置字。101硬编码选择# 2。不装入复位配置字。110硬编码选择# 3。不装入复位配置字。111硬编码选择# 4。不装入复位配置字。注启、这些信号的值还影响上电和硬复位序列的持续时间。无论如何，复位序列不能超过1ms。4.4.1.2 CLKIN 分配当 把设备配置为 PCI主机设备时，CFG_CLKIN_DIV 配置输入选择 CLKIN 和 PCI_SYNC_OUT/SYNC_OUT 之间的关系，如表 4-6所示。当配置为 PCI主机

28、设备时，该设备支持 八路PCI_CLK输出信号。每个输出时钟的频率都可以在OCCR寄存器中设定，让它等于 CLKIN频率或为CLKIN频率的一半。如果至少有一个频率为CLKIN频率一半的输出 PCI时钟，则应将CFG_CLKIN_DIV复位配置信号拉高，否则拉低。当把设备配置为PCI代理设备时，如果在上电复位有效期间采样值为“1”，则可以使用CFG_CLKIN_DIV 配置输入将内部时钟频率加倍。如果期望不论 PCI时钟是按33还是按66MHz运 行，内部频率都固定，则该特性很有用。PCI规范要求，由M66EN信号提供PCI时钟频率的信息。表4-6 CLKIN分配CFG_CLKIN_DIV说明

29、0在 PCI主机 模式，CLKIN : PCI_SYNC_OUT = 1:1,且 所有的PCI_CLK_OUT0:7时钟都被限制为等于 CLKIN的频率。1在 PCI 主机模式，CLKIN : PCI_SYNC_OUT = 2: 1,可以在 OCCR 寄 存器中将PCI_CLK_OUT0:7时钟设定为CLKIN/2 。在PCI代理模式，内部频率加倍。更多细节参见 MPC8349E硬件规范。4.4.1.3选择复位配置输入信号表4-7给出了一个例子，说明用户应如何拉低或拉高复位配置输入信号（CFG_RESET_SOURCE和CFG_CLKIN_DIV ）。复位序列持续的时间从 /PORESET无效

30、时开始到/SRESET无效时结束。表4-7选择复位配置输入信号I2CEEPROM复位配置字CLKIN频率（主机模式）CFG_CLK IN_DIV(主机模式)PCI_CLK频率（代理模式）CFG_RESET_SOURCE0:2按CLKIN/PCI_CLK周期数的 复位序列持续时间持续时间否33MHz033MNz000, 011- 111(非 i2cEEPROM )15380462 Ps否66MHz066MNz000, 011- 111(非 i2cEEPROM )15380231 Ps否66MHz133MNz000, 011- 111(非 i2cEEPROM )30760/15380462&

31、;是33MHz033MNz001 (i2cEEPROM ,低 PCI_SYNC_IN/P CI_CLK时钟频 率)24548736压是66MHz066MNz010(i2cEEPROM ,高 PCI_SYNC_IN/P CI_CLK时钟频 率)37908568&是66MHz133MNz001 (i2cEEPROM ,低 PCI SYNC IN/P49096/24548736&CI_CLK时钟频率）4.4.2 复位配置字复位配置字控制时钟的比率和其他基本设备功能，例如PCI主机或代理模式、引导定位、TSEC模式和字节序模式等。在上电或硬复位期间，从本地总线、或I2C接口、或硬编码值

32、中装入复位配置字。关于复位配置字源的更多信息见4.4.1节“复位配置信号”。还要注意，尽管复位配置字是在硬复位流期间装入的，但仅在上电复位期间/PORESET有效时才复位时钟和 PLL模式。更多信息见4.3.1.2节“复位操作”。通过下列只读内存映射寄存器，软件可以访问复位配置设置：复位配置字低端寄存器（RCWLR ）复位配置字高端寄存器（RCWHR ）复位状态寄存器（RSR）系统PLL模式寄存器（SPMR）这些寄存器在4.6节“内存映射/寄存器定义”中介绍。4.4.2.1 复位配置字低端寄存器（ RCWLR Reset Configuration Word Low Register ）复位配

33、置字低端寄存器如图4-3所示。012347S915字段L£IUCM DDRCMSPMF一COREPLLH31字段图4-3 复位配置字低端寄存器（RCWLR ）表4-8定义了复位配置字低端的位字段。表4-8复位配置字低端位设置位名称含义详细说明0LBIUCM本地总线存贮器控制器时钟模式4.4.2.3节“本地总线控制 器时钟模式”1DDRCMDDR SDRAM存贮器控制器时钟模式4.4.2.4 节 “ DDR SDRAM存贮器控制器时钟模式”2-3一保留，应清除。4-7SPMF系统PLL乘法因子4.4.2.4节“系统PLL配置”8一保留，应清除。9- 15COREPLL核PLL配置4.4

34、.2.6节“核PLL配置”16- 31一保留，应清除。4.4.2.2 复位配置字高端寄存器（ RCWHR Reset Configuration Word High Register ）复位配置字高端寄存器如图4-4所示。字段PCIHOSTPCI64PCHARBOOREDISBOOTSEQSWENFfDMLOG1171S1«3027262&3031字段TSEC1MTSEC2MUELALELDP1115图4-4 复位配置字高端寄存器（RCWHR ）表4-9定义了复位配置字高端的位字段。表4-9复位配置字高端位设置位名称含义详细说明0PCIHOSTPCI主机模式4.4.2.7节“

35、 PCI主机/代理配置”1PCI6464位PCI总线模式4.4.2.8 节 “64 位 PCI 配置”2PCI1ARBPCI1内部仲裁器模式4.4.2.9节“ PCI1仲裁器配置”3PCI2ARBpCI2内部仲裁器模式4.4.2.10节" PCI2仲裁器配置”4COREDIS核禁止模式4.4.2.11节“核禁止模式”5BMS引导内存空间4.4.2.12节“引导内存空间（BMS ）”6-7BOOTSEQ，引导定序器配置4.4.2.13节“引导定序器配置”8SWEN软件看门狗允许4.4.2.14节"软件看门狗允许"9- 11ROMLOC引导ROM接口定位4.4.2.1

36、5节“引导ROM定位”12- 15一保留，应清除。16- 17TSEC1MTSEC1模式4.4.2.16 节 “ TSEC1 模式”18- 19TSEC2MTSEC2模式4.4.2.17 节 “TSEC2 模式”20 - 27一保留，应清除。28TLE真小端格式模式4.4.2.18节“e300c1核真小端格式模式”29LALE本地总线LALE信号时序4.4.2.19 节 “LALE 配置”30LDP复位后的 LDP/CKSTP引脚复用状态4.4.2.20 节 “ LDP 配置”31一保留，应清除。4.4.2.3本地总线控制器时钟模式表4-10列出了选择本地总线控制器时钟比率的复位配置字的字段。

37、如果该位置位，本地总线控 制器按csb_clk的两倍运行。如果该位清除，本地总线控制器按csb_clk的频率运行。表4-10本地总线控制器时钟模式复位配置子低端寄存器（RCWLR ）位字段名称值（二进制）本地总线控制器时钟：csb_clk0LBIUCM01:112: 1注启、2: 1模式在csb clk运行在低频时有用。4.4.2.4 DDR SDRAM存贮器控制器时钟模式表4-11列出了选择DDR SDRAM存贮器控制器时钟比率的复位配置字的字段。如果该位置位，DDR SDRAM存贮器控制器按 csb_clk的两倍运行。如果该位清除，DDR SDRAM存贮器控制器按csb_clk的频率运行。

38、表4-11 DDR SDRAM 存贮器控制器时钟模式复位配置子低端寄存器（RCWLR ）位字段名称值（二进制）本地总线控制器时钟：csb_clk1DDRCM12: 101:1注启、2: 1模式主要在使用32位数据总线存贮器设备时有用。4.4.2.5系统PLL配置系统PLL比率复位如表 4-12所示，它建立 CLKIN （PCI主机模式）或 PCI_CLK （PCI代理模 式）输入信号与设备内部的 csb_clk之间的时钟比率。csb_clk驱动内部单元，并馈送给 e300c1核的 PLL。表4-12 系统PLL比率复位配置子低端寄存器（RCWLR ）位字段名称值（二进制）csb_clk CLK

39、IN （ PCI 主机模式） csb_clk （PCI_CLK x （1+ 采样的 cfg_clkin_div） （ PCI 代理模式）4-7SPMF000016: 10001保留00102: 100113: 101004: 101015: 101106: 101117: 110008: 110019: 1101010: 1101111: 1110012: 1110113: 1111014: 1111115: 1注启、在PCI主机模式中，表 4-12介绍的SPMF字段在复位流期间始终选择csb_clk CLKIN比率,不考虑 CFG CLKIN DIV的复位配置输入。4.4.2.5.1 SPM

40、F 的最大值SPMF字段的最大允许值与上电复位期间的CFG_CLKIN_DIV 采样值和LBIUCM与DDRCM复位配置字字段值有关。表 4-13定义了与这些值有关的SPMF的上限。表4-13 SPMF的最大值CFG_CLKIN_DIVLBIUCMDDRCM最大SPMF值（十进制）0001600180108011810081014110411144.4.2.6 核 PLL 配置COREPLL设置e300c 1核时钟与设备内部的 csb_clk之间的时钟比率。 MPC8349E硬件规范 给 出了 COREPLL的编码。4.4.2.7 PCI主机/代理配置PCIHOST配置参数如表4-14所示，它

41、将设备配置为按 PCI主机设备或PCI代理设备进行操作。 在主机模式中，启用PCI1和PCI2这两个接口，并且设备可以立即控制到PCI接口的事务。如果MPC8349E是一个PCI代理设备，则只启用 PCI1接口（不能使用 PCI2），不允许 MPC8349E控制 PCI事务，除非外部主机允许它这样做。外部主机通过适当地设置MPC8349E接口的控制寄存器实现这种控制。关于 PCI编程模型的细节参见 13.3节“内存映射/寄存器定义”。表4-14 PCI主机/代理配置复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义0PCIHOST0MPC8349E作为PCI代理设备操 作。只启用P

42、CI1。1MPC8349E作为PCI主处理器操作（缺省）。启用PCI1和PCI2。注启、如果 MPC8349E是一个PCI代理设备，且 e300c 1核未处于释抑（holdoff）状态（见 4.4.2.11节“核禁止模式”中的说明），则不应将引导 ROM放在PCI接口上，因为不允许 MPC8349E控制 对PCI总线的读。4.4.2.8 64 位 PCI 配置64位PCI复位配置字的字段如表 4-15所示，它将 MPC8349E配置为具有64位的PCI接口。在 该模式中，只启用 PC11接口。关于PCI编程模型的细节见 13.3.3.6节“标准编程接口配置寄存器”。表4-15 64位PCI配置

43、复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义1PCI640MPC8349E 使用 32 位 PCI 接口。在土机模式，启用 PCI1和PCI2。1MPC8349E 使用 32 位 PCI 接口。 只启用PCI1。4.4.2.8.1PCI64对设备引脚功能的影响PCI64复位配置字字段的值还定义PCI2接口引脚的功能。表 4-16定义了该选择。表4-16 PCI64对设备引脚功能的影响PCI64 = 0时的引脚功能PCI64 = 1时的引脚功能/PCI2_RESET_OUTGPIO20PCI2_AD31:0PCI163:32PCI2_C/BE3:0PCI2_C/BE7:4PCI

44、2_PARPCI1_PAR64/PCI2_FRAMEGPIO21/PCI2_TRDYGPIO22/PCI2_IRDYGPIO23/PCI2_STOPGPIO24/PCI2_DEVSELGPIO25/PCI2_SERR/PCI1_ACK64/PCI2_FERR/PCI1_REQ64/PCI2_REQ0:2GPIO26:8/PCI2_GNT0:2GPIO29:114.4.2.9 PCI1仲裁器配置PCI1仲裁器复位配置字的字段如表4-17所示，它启用片上 PCI1仲裁器。表4-17 PCI1仲裁器配置复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义2PCI1ARB0禁用片上PCI1仲

45、裁器。需要外部 仲裁器。1启用片上PCI1仲裁器。4.4.2.9.1 PCIARB对设备引脚功能的影响PCIARB复位配置字字段的值还定义与CompactPCI信号复用的PCI1仲裁信号的功能。表 4-18定义了该选择。表4-18 PCIARB对设备引脚功能的影响PCIARB = 0时的引脚功能PCIARB = 1时的引脚功能CPCI1_HS_ES/PCI1_REQ1CPCI1_HS_LED/PCI1_GNT1CPCI1_HS_ENUM/PCI1_GNT24.4.2.10 PCI2仲裁器配置PCI2仲裁器复位配置字的字段如表4-19所示，它启用片上 PCI2仲裁器。表4-19 PCI2仲裁器配

46、置复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义3PCI2ARB0禁用片上PCI2仲裁器。需要外部 仲裁器。1启用片上PCI2仲裁器。4.4.2.11核禁止模式核禁止模式复位配置字的字段如表4-20所示，它定义复位产生的 e300c1核模式。如果COREDIS为高，则在外部主设备完成配置之前禁止核取引导代码。外部主设备通过清除仲裁器配置寄存器中的COREDIS位让核进行引导。仲裁器配置寄存器的说明见第六章“仲裁器核总线监控器”中的6.2.1节“仲裁器配置寄存器（ACR）”。表4-20核禁止模式配置复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义4COREDIS0允

47、许核引导，不需等待外部主设 备的配置。1核引导压止（holdoff）模式。除非 外部主设备配置，否则不允许核 引导。注启、只要允许引导定序器模仿设备（ BOOTSEQ不为0b00）,就必须置位该位，否则会产生不可预 料的操作。4.4.2.12引导内存空间（BMS）BMS定义e300c1核MSRIP位的初始值，它规定了中断向量的位置（包括硬复位异常向量）。MPC8349E定义的缺省引导 ROM内存空间为 8M 字节，地址范围为 0x0000_0000至ij 0x007F_FFFF 或0xFF80_0000到0xFFFF_FFFF。在核复位后，如果允许核引导，核就开始从两个地址 0x0000_01

48、00 或0xFFF0_0100中的一个地址处取得引导代码，并将异常引导到相应的物理地址0x000n_nnnn或0xFFFn_nnnn处。该位的设置规定中断向量的偏移是以0xFFF开头还是以0x000开头。在下面的介绍中，n_nnnn是异常向量的偏移。引导内存空间复位配置字的字段如表4-21所示，它规定MPC8349E引导ROM的地址窗口和初始e300c1核引导地址。表4-21 引导内存空间复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义5BMS0引导内存空间为 8M字节，地址范 围 为0x0000_0000到0x007F_FFFF。 e300c1 核寄存器 MSRIP的初始值为0

49、b0。如果允许引导，核就开始从地址 0x0000_0100处取得引导代码，并 将异常引导到物理地址 0x000n_nnnn。1引导内存空间为 8M字节，地址范 围 为0xFF80_0000到0xFFFF_FFFF。 e300c1 核寄存器 MSRIP的初始值为0b1。如果允许引导，核就开始从地址 0xFFF0_0100处取得引导代码，并 将异常引导到物理地址 0xFFFn_nnnn。4.4.2.13引导定序器配置引导定序器配置选项如表 4-22所示，它允许引导定序器在试图配置 MPC8349E之前从|2C接口 上的串行ROM装入配置数据。这些选项还规定正常或扩展 I2C寻址模式。参见17.4.

50、5节“引导定序 器模式”。表4-22引导定序器配置复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义6-7BOOTSEQ00禁用引导定序器。不寻址I2CROM。01使用正常I2C寻址模式。启用引导 定序器，并从I C接口上的ROM 装入配置信息。必须存在有效的ROM。10使用扩展I2C寻址模式。启用引导 定序器，并从I2C接口上的ROM 装入配置信息。必须存在有效的ROM。11保留，应清除。注启、当启用引导定序器时，必须禁止 e300核取得引导代码。象 4.4.2.11节“核禁止模式”介绍的那 样，置位核禁止复位配置字字段（ COREDIS ）可以做到这一点。如果 e300c1核需

51、要继续进行，应 象6.2.1节“仲裁器配置寄存器（ACR）”介绍的那样，清除 ACRCOREDIS，允许引导定序器取得引导向量。4.4.2.14软件看门狗启用软件看门狗启用复位配置字的字段如表4-23所示，它选择在复位后是否允许软件看门狗立即开始向下计数。用户可以在系统初始化期间写入系统看门狗控制寄存器（SWCRRSWEN）,覆盖该值。表4-23软件看门狗时序器启用复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义8SWEN0禁用1启用4.4.2.15引导ROM定位MPC8349E定义的缺省引导 ROM地址范围为 0x0000_0000到0x007F_FFFF或0xFF80_000

52、0到 0xFFFF_FFFF （由BMS复位配置字选择） 的8M字节空间。但在上电时可以选择管理这些引导 ROM 访问的片上外设。引导ROM定位复位配置字字段如表4-24所示，它建立引导 ROM的定位，将对引导向量和本地地址映射的缺省引导ROM区域的访问引导到由该字段规定的接口。表4-24 引导ROM 定位复位配置字局端寄存器（RCWHR ）位字段名称值（二进制）含义9- 11ROMLOC000DDR SDRAM001PCI1010PCI2011保留，应清除。100保留101本地总线 GPCM 8位ROM110本地总线 GPCM 16位ROM111本地总线 GPCM 32位ROM启用所选择的引导 ROM接口